专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101649570B1 탄화규소 반도체 장치 및 그 제조 방법 有权
标题翻译：硅碳化硅半导体器件及其制造方法
公开(公告)号：KR101649570B1
公开(公告)日：2016-08-19
申请号：KR1020147034763
申请日：2013-06-06
申请人： 가부시키가이샤 덴소 , 도요타지도샤가부시키가이샤
发明人： 스기모토마사히로 , 다카야히데후미 , 소에노아키타카 , 모리모토준 , 다케우치유이치 , 스즈키나오히로 , 소에지마나루마사 , 와타나베유키히코
IPC分类号： H01L29/16 , H01L29/78 , H01L21/336
CPC分类号： H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
摘要： SiC 반도체장치는셀 영역에형성된트렌치(5a) 내를매립하도록저농도영역(5b)과고농도영역(5c)을갖는 p형영역(5)을구비하고, 저농도영역(5b)에의하여 p형컬럼을구성하는것과함께, 고농도영역(5c)에의하여 p형디프층을구성한다. 이에따라, 저농도영역(5b)에의한 p형컬럼과 n형드리프트층(2)에의한 n형컬럼에의하여 SJ 구조를구성할수 있는것에서, 온저항의저감을꾀할수 있다. 또, 고농도영역(5c)에의한 p형디프층에의하여오프시에드레인전위를블록할수 있기때문에게이트절연막(8)에걸리는전계를완화할수 있어서, 게이트절연막(8)이파괴되는것을방지할수 있다. 따라서, SiC 반도체장치는온 저항의저감과게이트절연막(8)의파괴방지의양쪽을실현할수 있다.
摘要翻译： SiC半导体器件具有包含低浓度区域（5b）和填充在形成于单元区域的沟槽（5a）中的高浓度区域（5c）的p型区域（5）。由低浓度区域（5b）提供p型列，并且由高浓度区域（5c）提供p +型深层。因此，由于由低浓度区域（5b）提供的p型列和由n型漂移层（2）提供的n型列可以制造SJ结构，所以可以降低导通电阻。由于漏极电位可被由高浓度区域（5c）提供的p +型深层阻挡，所以在关断时，施加到栅极绝缘膜（8）的电场可以减轻，从而破坏可以限制栅极绝缘膜（8）。因此，SiC半导体器件可以实现导通状态电阻的降低和栅极绝缘膜（8）的断裂的限制。

2. 发明公开

KR1020150011238A 질화물계 반도체 장치 审中-实审
标题翻译：基于氮化物的半导体器件
公开(公告)号：KR1020150011238A
公开(公告)日：2015-01-30
申请号：KR1020130086270
申请日：2013-07-22
申请人： 삼성전자주식회사
发明人： 이재훈 , 박찬호
IPC分类号： H01L29/778 , H01L21/335
CPC分类号： H01L29/7787 , H01L29/045 , H01L29/157 , H01L29/2003 , H01L29/66462
摘要： 질화물계 반도체 장치가 개시된다. 상기 질화물계 반도체 장치는 기판 상에 형성되며, 제1 도전형의 제1 반도체층, 상기 제1 반도체층 상에 형성된 제2 도전형의 제2 반도체층, 상기 제2 반도체층 상에 형성된 상기 제1 도전형의 제3 반도체층, 및 기 제3 반도체층 상에 형성된 상기 제2 도전형의 제4 반도체층을 포함하는 배리어 구조물; 상기 배리어 구조물 상에 형성되며, 내부에 2차원 전자가스(2-Dimensional Electron Gas, 2DEG) 채널을 형성하는 질화물 반도체층; 및 상기 질화물 반도체층 상에 형성되며, 서로 이격된 소스 전극, 드레인 전극 및 게이트 전극;을 포함한다.
摘要翻译：公开了一种氮化物类半导体器件。氮化物系半导体器件包括：阻挡结构，其形成在基板上，并且包括第一导电型的第一半导体层，形成在第一半导体层上的第二导电型的第二半导体层，第三半导体形成在第二半导体层上的第一导电类型的层和形成在第三半导体层上的第二导电类型的第四半导体层; 氮化物半导体层，其形成在所述阻挡结构上，并且在内部包括二维电子气体（2DEG）通道; 以及形成在氮化物半导体层上并分开布置的源极，漏极和栅电极。

3. 发明授权

KR101452122B1 변형된 웰 영역을 갖는 FINFET 有权
标题翻译： FINFET与应变的良好区域
公开(公告)号：KR101452122B1
公开(公告)日：2014-10-16
申请号：KR1020130090213
申请日：2013-07-30
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리이징 , 리우치웬 , 우쳉시엔 , 코치신 , 완클레멘트시젠
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/161 , H01L21/02532 , H01L21/0257 , H01L21/308 , H01L21/3081 , H01L21/31051 , H01L21/31055 , H01L21/76224 , H01L21/823412 , H01L21/823431 , H01L21/823481 , H01L27/0886 , H01L29/0649 , H01L29/0653 , H01L29/0657 , H01L29/0847 , H01L29/1054 , H01L29/1095 , H01L29/157 , H01L29/165 , H01L29/41791 , H01L29/432 , H01L29/66431 , H01L29/66712 , H01L29/66787 , H01L29/66795 , H01L29/778 , H01L29/7787 , H01L29/7789 , H01L29/7802 , H01L29/7842 , H01L29/7848 , H01L29/7849 , H01L29/785 , H01L29/7851
摘要： 디바이스는 기판 및 기판의 일부분 위의 절연 영역들을 포함한다. 제 1 반도체 영역은 절연 영역들 사이에 있고, 제 1 전도대를 갖는다. 제 2 반도체 영역은 제 1 반도체 영역 위에 있고 이에 인접해 있으며, 제 2 반도체 영역은 반도체 핀을 형성하기 위해 절연 영역들의 상부 표면보다 높은 상부 표면을 포함한다. 제 2 반도체 영역은 또한 넓은 부분 및 넓은 부분 위의 협소한 부분을 포함하고, 협소한 부분은 넓은 부분보다 협소하다. 반도체 핀은 인장 응력을 갖고, 제 1 전도대보다 낮은 제 2 전도대를 갖는다. 제 3 반도체 영역은 반도체 핀의 측벽 및 상부 표면 위에 있고 이에 인접해 있으며, 제 3 반도체 영역은 제 2 전도대보다 높은 제 3 전도대를 갖는다.

4. 发明公开

KR1020140110690A 변형된 웰 영역을 갖는 FINFET 有权
标题翻译： FINFET与应变的良好区域
公开(公告)号：KR1020140110690A
公开(公告)日：2014-09-17
申请号：KR1020130090213
申请日：2013-07-30
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리이징 , 리우치웬 , 우쳉시엔 , 코치신 , 완클레멘트시젠
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/161 , H01L21/02532 , H01L21/0257 , H01L21/308 , H01L21/3081 , H01L21/31051 , H01L21/31055 , H01L21/76224 , H01L21/823412 , H01L21/823431 , H01L21/823481 , H01L27/0886 , H01L29/0649 , H01L29/0653 , H01L29/0657 , H01L29/0847 , H01L29/1054 , H01L29/1095 , H01L29/157 , H01L29/165 , H01L29/41791 , H01L29/432 , H01L29/66431 , H01L29/66712 , H01L29/66787 , H01L29/66795 , H01L29/778 , H01L29/7787 , H01L29/7789 , H01L29/7802 , H01L29/7842 , H01L29/7848 , H01L29/7849 , H01L29/785 , H01L29/7851
摘要： A device includes a substrate and insulation regions over a portion of the substrate. A first semiconductor region is between the insulation regions and has a first conduction band. A second semiconductor region is on the first semiconductor region and adjoins the first semiconductor region, wherein the second semiconductor region includes an upper surface higher than upper surfaces of the insulation regions to form a semiconductor fin. The second semiconductor region also includes a wide portion and a narrow portion on the wide portion, wherein the narrow portion is narrower than the wide portion. The semiconductor fin has a tensile strain and has a second conduction band lower than the first conduction band. A third semiconductor region is on a top surface and sidewalls of the semiconductor fin and adjoins the upper surface and sidewalls of the semiconductor fin, wherein the third semiconductor region has a third conduction band higher than the second conduction band.
摘要翻译：一种器件包括衬底和衬底的一部分上的绝缘区域。第一半导体区域在绝缘区域之间并且具有第一导带。第二半导体区域在第一半导体区域上并与第一半导体区域邻接，其中第二半导体区域包括高于绝缘区域的上表面的上表面，以形成半导体鳍片。第二半导体区域还包括宽部分的宽部分和窄部分，其中窄部分比宽部分窄。半导体翅片具有拉伸应变并且具有比第一导带低的第二导带。第三半导体区域位于半导体鳍片的顶表面和侧壁上并与半导体鳍片的上表面和侧壁相邻，其中第三半导体区域具有高于第二导带的第三导带。

5. 发明授权

KR100711519B1 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한비휘발성 메모리 장치의 제조 방법 失效
标题翻译：形成硅薄膜掺杂有高浓度和使用该非易失性存储器装置的方法的制造方法。
公开(公告)号：KR100711519B1
公开(公告)日：2007-04-27
申请号：KR1020050076165
申请日：2005-08-19
申请人： 삼성전자주식회사
发明人： 노진태 , 황기현 , 안재영 , 김진균 , 양상렬
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L29/157 , H01L27/115 , H01L27/11521
摘要： 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한 비휘발성 메모리 장치의 제조 방법이 개시되어 있다. 기판을 챔버 내에 로딩한다. 챔버 내부에 실리콘 소오스 가스를 공급하여 기판 상에 비정질상의 실리콘층을 형성한다. 챔버 내부에 도판트 소오스 가스를 공급하여 실리콘층 상에 도판트층을 흡착시킨다. 실리콘 소오스 가스를 공급하는 단계와 도판트 소오스 가스를 공급하는 단계를 교대로 실시하여 복수개의 실리콘층과 복수개의 도판트층으로 이루어진 실리콘 박막을 형성한다. 인(P)과 같은 도판트가 고용 한계 이상으로 도핑된 실리콘 박막을 형성할 수 있으므로, 후속의 열처리 공정에 의해 실리콘 박막 내의 도판트가 외방 확산되더라도 실리콘 박막 내의 도판트 농도를 고농도로 유지할 수 있다.
摘要翻译：公开了用于形成硅薄膜掺杂有高浓度，并且使用相同的非易失性存储器件的制造方法，该方法。和将所述衬底加载到室中。它提供了腔室中的硅源气体，以形成非晶质相的在衬底上的硅层。通过提供掺杂剂源气体到内部腔室和在所述硅层中的吸teucheung掺杂剂。示范性步骤包括以下步骤：交替地供给硅源气体，以形成由多个硅层和多个掺杂剂的teucheung的硅薄膜供给的掺杂剂源气体。是因为掺杂物，如（P）以形成掺杂有比溶解度极限以上的硅薄膜层，即使在通过向外扩散的后续热处理的硅膜中的掺杂剂是能够维持的硅薄膜中的掺杂剂浓度在高浓度。

6. 发明授权

KR101821472B1 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법 有权
公开(公告)号：KR101821472B1
公开(公告)日：2018-01-23
申请号：KR1020157033777
申请日：2014-05-02
申请人： 산켄덴키 가부시키가이샤 , 신에쯔 한도타이 가부시키가이샤
发明人： 시까우찌,히로시 , 사또,겐 , 고또,히로까즈 , 시노미야,마사루 , 츠찌야,게이따로 , 하기모또,가즈노리
IPC分类号： H01L29/20 , H01L21/02 , H01L29/66
CPC分类号： H01L21/0254 , H01L21/02378 , H01L21/02381 , H01L21/02458 , H01L21/02507 , H01L21/0251 , H01L29/1075 , H01L29/157 , H01L29/2003 , H01L29/205 , H01L29/36 , H01L29/66462 , H01L29/7786 , H01L29/7787
摘要： 본발명은, 실리콘계기판과, 상기실리콘계기판상에형성되고, 붕소를포함하는질화물계반도체로이루어지는버퍼층과, 상기버퍼층상에형성된동작층을갖고, 상기버퍼층의붕소농도는, 상기실리콘계기판측으로부터상기동작층측을향해서서히감소하고있는것인것을특징으로하는반도체기판이다. 이에의해, 전이억제효과가얻어지는데 충분한붕소를버퍼층에함유시키면서, 동작층까지붕소가확산되지않는반도체기판이제공된다.

7. 发明公开

KR1020160015230A 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법 审中-实审
标题翻译：半导体衬底，半导体器件和半导体器件制造方法
公开(公告)号：KR1020160015230A
公开(公告)日：2016-02-12
申请号：KR1020157033777
申请日：2014-05-02
申请人： 산켄덴키 가부시키가이샤 , 신에쯔 한도타이 가부시키가이샤
发明人： 시까우찌,히로시 , 사또,겐 , 고또,히로까즈 , 시노미야,마사루 , 츠찌야,게이따로 , 하기모또,가즈노리
IPC分类号： H01L29/20 , H01L21/02 , H01L29/66
CPC分类号： H01L21/0254 , H01L21/02378 , H01L21/02381 , H01L21/02458 , H01L21/02507 , H01L21/0251 , H01L29/1075 , H01L29/157 , H01L29/2003 , H01L29/205 , H01L29/36 , H01L29/66462 , H01L29/7786 , H01L29/7787
摘要： 본발명은, 실리콘계기판과, 상기실리콘계기판상에형성되고, 붕소를포함하는질화물계반도체로이루어지는버퍼층과, 상기버퍼층상에형성된동작층을갖고, 상기버퍼층의붕소농도는, 상기실리콘계기판측으로부터상기동작층측을향해서서히감소하고있는것인것을특징으로하는반도체기판이다. 이에의해, 전이억제효과가얻어지는데 충분한붕소를버퍼층에함유시키면서, 동작층까지붕소가확산되지않는반도체기판이제공된다.

8. 发明公开

KR1020150013284A 탄화규소 반도체 장치 및 그 제조 방법 有权
标题翻译：硅碳化硅半导体器件及其制造方法
公开(公告)号：KR1020150013284A
公开(公告)日：2015-02-04
申请号：KR1020147034763
申请日：2013-06-06
申请人： 가부시키가이샤 덴소 , 도요타지도샤가부시키가이샤
发明人： 스기모토마사히로 , 다카야히데후미 , 소에노아키타카 , 모리모토준 , 다케우치유이치 , 스즈키나오히로 , 소에지마나루마사 , 와타나베유키히코
IPC分类号： H01L29/16 , H01L29/78 , H01L21/336
CPC分类号： H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872 , H01L29/16 , H01L29/78 , Y10S438/974
摘要： SiC 반도체 장치는 셀 영역에 형성된 트렌치(5a) 내를 매립하도록 저농도 영역(5b)과 고농도 영역(5c)을 갖는 p형 영역(5)을 구비하고, 저농도 영역(5b)에 의하여 p형 컬럼을 구성하는 것과 함께, 고농도 영역(5c)에 의하여 p
＋ 형 디프층을 구성한다. 이에 따라, 저농도 영역(5b)에 의한 p형 컬럼과 n형 드리프트층(2)에 의한 n형 컬럼에 의하여 SJ 구조를 구성할 수 있는 것에서, 온 저항의 저감을 꾀할 수 있다. 또, 고농도 영역(5c)에 의한 p
＋ 형 디프층에 의하여 오프 시에 드레인 전위를 블록할 수 있기 때문에 게이트 절연막(8)에 걸리는 전계를 완화할 수 있어서, 게이트 절연막(8)이 파괴되는 것을 방지할 수 있다. 따라서, SiC 반도체 장치는 온 저항의 저감과 게이트 절연막(8)의 파괴 방지의 양쪽을 실현할 수 있다.
摘要翻译： SiC半导体器件具有包含低浓度区域（5b）和填充在形成于单元区域的沟槽（5a）中的高浓度区域（5c）的p型区域（5）。由低浓度区域（5b）提供p型列，并且由高浓度区域（5c）提供p +型深层。因此，由于由低浓度区域（5b）提供的p型列和由n型漂移层（2）提供的n型列可以制造SJ结构，所以可以降低导通电阻。由于漏极电位可被由高浓度区域（5c）提供的p +型深层阻挡，所以在关断时，施加到栅极绝缘膜（8）的电场可以减轻，从而破坏可以限制栅极绝缘膜（8）。因此，SiC半导体器件可以实现导通状态电阻的降低和栅极绝缘膜（8）的断裂的限制。

9. 发明公开

KR1020120004758A 질화물계 반도체 소자 및 그 제조 방법 无效
标题翻译：基于氮化物的半导体器件及其制造方法
公开(公告)号：KR1020120004758A
公开(公告)日：2012-01-13
申请号：KR1020100065422
申请日：2010-07-07
申请人： 삼성전기주식회사
发明人： 전우철 , 박기열 , 이정희 , 박영환
IPC分类号： H01L29/808 , H01L21/337
CPC分类号： H01L29/157 , H01L29/2003 , H01L29/205 , H01L29/66219 , H01L29/861 , H01L29/872
摘要： PURPOSE: A nitride based semiconductor device and a method for manufacturing thereof are provided to increase the mass production efficiency of a semiconductor device with the increase of reverse internal pressure in a device by preventing a reverse leak current. CONSTITUTION: A base substrate(110) is formed into a PN junction structure. The base substrate is formed by welding a first type semiconductor layer(112) and a second type semiconductor layer(114) to the top and bottom. A buffer layer(118) is formed on the base substrate. The buffer layer reduces defect due to lattice mismatch between the base substrate and an epitaxial-growth film(120). The epitaxial-growth film includes a first nitride film(122) and a second nitride film(124) which are successively laminated on the base substrate.
摘要翻译：目的：提供一种氮化物基半导体器件及其制造方法，通过防止反向泄漏电流，通过设备中的反向内部压力的增加来提高半导体器件的批量生产效率。构成：基底（110）形成为PN结结构。基底基板通过将第一类型半导体层（112）和第二类型半导体层（114）焊接到顶部和底部而形成。在基底基板上形成缓冲层（118）。缓冲层减少由于基底衬底和外延生长膜（120）之间的晶格失配引起的缺陷。外延生长膜包括依次层压在基底基板上的第一氮化物膜（122）和第二氮化物膜（124）。

10. 发明公开

KR1020070021656A 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한비휘발성 메모리 장치의 제조 방법 失效
标题翻译：形成重掺杂硅薄膜的方法和使用其制造非易失性存储器件的方法
公开(公告)号：KR1020070021656A
公开(公告)日：2007-02-23
申请号：KR1020050076165
申请日：2005-08-19
申请人： 삼성전자주식회사
发明人： 노진태 , 황기현 , 안재영 , 김진균 , 양상렬
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L29/157 , H01L27/115 , H01L27/11521 , H01L29/42324
摘要： 고농도로 도핑된 실리콘 박막의 형성 방법 및 이를 이용한 비휘발성 메모리 장치의 제조 방법이 개시되어 있다. 기판을 챔버 내에 로딩한다. 챔버 내부에 실리콘 소오스 가스를 공급하여 기판 상에 비정질상의 실리콘층을 형성한다. 챔버 내부에 도판트 소오스 가스를 공급하여 실리콘층 상에 도판트층을 흡착시킨다. 실리콘 소오스 가스를 공급하는 단계와 도판트 소오스 가스를 공급하는 단계를 교대로 실시하여 복수개의 실리콘층과 복수개의 도판트층으로 이루어진 실리콘 박막을 형성한다. 인(P)과 같은 도판트가 고용 한계 이상으로 도핑된 실리콘 박막을 형성할 수 있으므로, 후속의 열처리 공정에 의해 실리콘 박막 내의 도판트가 외방 확산되더라도 실리콘 박막 내의 도판트 농도를 고농도로 유지할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式