专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101784551B1 용량성으로 결합된 본드 패드를 갖는 전력 트랜지스터 다이 有权
标题翻译：具有电容耦合键合焊盘的功率晶体管管芯
公开(公告)号：KR101784551B1
公开(公告)日：2017-10-11
申请号：KR1020150023257
申请日：2015-02-16
申请人： 인피니언 테크놀로지스 아게
发明人： 브레크헬무트 , 비르너알버트 , 고엘사우랍 , 윌슨리차드 , 지글드럼마티아스
IPC分类号： H03F3/60 , H01L27/02
CPC分类号： H01L27/0629 , H01L23/4824 , H01L23/5223 , H01L23/5226 , H01L23/528 , H01L24/05 , H01L24/09 , H01L28/40 , H01L29/7802 , H01L29/7816 , H01L2224/04042 , H01L2224/0603 , H01L2224/0616 , H01L2224/0912 , H01L2224/48195 , H01L2224/48247 , H01L2224/49111 , H01L2224/49175 , H01L2924/1205 , H01L2924/1305 , H01L2924/13055 , H01L2924/13063 , H01L2924/13064 , H01L2924/13091 , H01L2924/1421 , H01L2924/19041 , H01L2924/19105 , H01L2924/19107 , H01L2924/30105 , H01L2924/00 , H01L2924/0001
摘要： 전력트랜지스터다이는반도체바디에형성된트랜지스터를포함한다. 트랜지스터는게이트단자, 출력단자및 제 3 단자를갖는다. 게이트단자는출력단자와제 3 단자사이의전도채널을제어한다. 전력트랜지스터다이는반도체바디상에배치되고반도체바디로부터절연되는구조화된제 1 금속층을더 포함한다. 구조화된제 1 금속층은트랜지스터의출력단자에접속된다. 전력트랜지스터다이는또한반도체바디상에배치되고반도체바디로부터절연되는제 1 본드패드를포함한다. 제 1 본드패드는전력트랜지스터다이의출력단자를형성하고구조화된제 1 금속층에용량성으로결합되어서트랜지스터의출력단자와제 1 본드패드사이의직렬캐패시턴스를형성한다. 전력트랜지스터다이를포함하는전력반도체패키지가또한제공된다.
摘要翻译：功率晶体管管芯包括形成在半导体主体中的晶体管。晶体管具有栅极端子，输出端子和第三端子。栅极端子控制输出端子和第三端子之间的导电沟道。功率晶体管管芯还包括设置在半导体本体上并与之绝缘的结构化第一金属层。结构化的第一金属层连接到晶体管的输出端子。功率晶体管管芯还包括设置在半导体主体上并与半导体主体绝缘的第一接合焊盘。第一接合焊盘形成功率晶体管管芯的输出端子并且电容耦合到结构化的第一金属层以在晶体管的输出端子和第一接合焊盘之间形成串联电容。还提供了包括功率晶体管管芯的功率半导体封装。

2. 发明公开

KR20180055047A 재배선 구조를 갖는 적층형 반도체 패키지 审中-公开
公开(公告)号：KR20180055047A
公开(公告)日：2018-05-25
申请号：KR20160152358
申请日：2016-11-16
申请人： SK HYNIX INC
发明人： EOM JU IL , LIM SANG JOON , LEE JAE HOON
IPC分类号： H01L25/065 , H01L23/00
CPC分类号： H01L25/0657 , H01L23/3128 , H01L24/02 , H01L24/09 , H01L24/17 , H01L2224/02331 , H01L2224/0912 , H01L2224/17104 , H01L2225/06513 , H01L2225/0652 , H01L2225/06527 , H01L2225/06562 , H01L2225/06586
摘要： 반도체패키지를개시한다. 반도체패키지는제1활성면중앙부에 2열로배열된제1본딩패드들을갖는제1반도체칩을포함할수 있다. 반도체패키지는제1반도체칩과실질적으로동일한크기를가지며제2활성면중앙부에 2열로배열된제2본딩패드들을갖는제2반도체칩을포함할수 있다. 반도체패키지는제1활성면에형성되며제1본딩패드들과연결된재배선패드들및 와이어본딩패드들을갖는재배선들을포함할수 있다. 반도체패키지는제2반도체칩의제2본딩패드들상에각각형성된범프들을포함할수 있다. 제1본딩패드들과제2본딩패드들은동일한패드배열구조로배치될수 있다. 제1반도체칩과제2반도체칩은제1활성면과제2활성면이서로마주보도록적층됨과동시에오프셋(offset)되게배치될수 있다. 범프들은재배선패드들과각각중첩되게배치될수 있다.

3. 发明公开

KR1020160083978A 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치 有权
标题翻译：半导体封装和显示器件，包括它们
公开(公告)号：KR1020160083978A
公开(公告)日：2016-07-13
申请号：KR1020150000066
申请日：2015-01-02
申请人： 삼성전자주식회사
发明人： 임소영 , 정재민 , 하정규 , 김동한
IPC分类号： H01L23/14 , H01L21/66 , H01L23/48
CPC分类号： H01L22/32 , G09G5/003 , G09G2310/0264 , H01L23/49811 , H01L23/49827 , H01L23/49838 , H01L23/4985 , H01L23/66 , H01L24/09 , H01L24/16 , H01L2223/6616 , H01L2224/0912 , H01L2224/1415 , H01L2224/16157 , H01L2224/16235 , H01L2224/16238 , H01L2224/73204 , H01L23/147 , H01L22/30 , H01L23/481
摘要： 본발명의실시예에따른반도체패키지는칩 영역, 상기칩 영역의일측에배치되는제 1 테스트영역및 상기칩 영역의타측에배치되는제 2 테스트영역을포함하는절연필름, 상기제 1 테스트영역내에서, 상기절연필름의일면상에배치되는제 1 출력테스트패드, 및상기제 2 테스트영역내에서, 상기절연필름의상기일면상에배치되는제 2 출력테스트패드를포함할수 있다.
摘要翻译：根据本发明的实施例的半导体封装可以包括绝缘膜，其包括芯片区域，布置在芯片区域一侧的第一测试区域和布置在芯片区域另一侧的第二测试区域; 第一输出测试焊盘，布置在第一测试区域中的绝缘膜的一个表面上; 以及布置在第二测试区域中的绝缘膜的一个表面上的第二输出测试焊盘。因此，可以提供具有输出测试焊盘的半导体封装。

4. 发明公开

KR1020090063087A 인쇄회로기판, 전자 소자, 시스템, 전기 회로의 테스트 방법 및 인쇄회로기판의 형성 방법 有权
标题翻译：印刷电路板，电子设备，系统，测试电路的方法和形成印刷电路板的方法
公开(公告)号：KR1020090063087A
公开(公告)日：2009-06-17
申请号：KR1020080115799
申请日：2008-11-20
申请人： 삼성전자주식회사
发明人： 한상국 , 진범준 , 문석준
IPC分类号： H05K1/02 , H01L23/12
CPC分类号： H01L25/0657 , G01R31/2808 , G01R31/2818 , G11C5/02 , G11C5/025 , G11C5/06 , G11C29/04 , G11C29/12 , G11C29/56 , G11C29/56016 , G11C2029/5602 , H01L22/30 , H01L22/32 , H01L23/49811 , H01L23/49838 , H01L23/538 , H01L24/09 , H01L24/48 , H01L24/49 , H01L24/80 , H01L25/0652 , H01L25/0655 , H01L25/18 , H01L2224/05554 , H01L2224/0603 , H01L2224/0912 , H01L2224/48145 , H01L2224/48227 , H01L2224/4912 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2225/06568 , H01L2225/06596 , H01L2924/00014 , H01L2924/01068 , H01L2924/181 , H05K1/0268 , H05K1/111 , H05K1/117 , H05K1/181 , H05K3/002 , H05K3/245 , H05K3/28 , H05K3/288 , H05K3/323 , H05K2201/0187 , H05K2201/035 , H05K2201/09036 , H05K2201/09472 , H05K2201/099 , H05K2201/10159 , H05K2203/162 , Y10T29/49117 , Y10T29/49155 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： A printed circuit board, an electronic device, a system, a method for testing an electric circuit, and a method for forming a printed circuit board are provided to analyze a cause of an erroneous operation by testing a semiconductor chip such as a memory chip and/or a control chip. A printed circuit board includes a plurality of external pads(115) and a plurality of bypass pads(120). The external pads are coupled with external elements. The bypass pads are used for testing electrical circuits. At least, one of the bypass pads is not exposed from the external surface. The external pads are exposed to the outside. The bypass pads are fully included within the printed circuit board. The bypass pads and the external pads are arranged adjacently to each other on the same surface of the printed circuit board.
摘要翻译：提供一种印刷电路板，电子设备，系统，电路测试方法和印刷电路板的形成方法，用于通过测试存储芯片等半导体芯片来分析错误操作的原因， /或控制芯片。印刷电路板包括多个外部焊盘（115）和多个旁路焊盘（120）。外部焊盘与外部元件耦合。旁路焊盘用于测试电路。至少，旁路板之一不会从外表面露出。外部焊盘暴露在外面。旁路焊盘完全包含在印刷电路板内。旁路焊盘和外部焊盘彼此相邻布置在印刷电路板的相同表面上。

5. 发明公开

KR20180015853A 반도체 패키지 및 이의 제조 방법 审中-公开
标题翻译：半导体封装及其制造方法
公开(公告)号：KR20180015853A
公开(公告)日：2018-02-14
申请号：KR20160099374
申请日：2016-08-04
IPC分类号： H01L25/10 , H01L23/00 , H01L23/043 , H01L23/13 , H01L23/488 , H01L23/498 , H01L23/538 , H01L25/065
CPC分类号： H01L25/0657 , H01L24/03 , H01L24/09 , H01L25/0652 , H01L25/50 , H01L2224/0912 , H01L2225/06513 , H01L2225/0652 , H01L2225/06524 , H01L2225/06544 , H01L2225/06555
摘要： 반도체패키지및 이의제조방법이제공된다. 반도체패키지는, 일면에외부와전기적으로접속되는외부접속단자를포함하는기판으로, 상기기판내부에형성된캐비티를포함하는기판, 상기캐비티내에배치되는제1 반도체칩으로, 제1 면에배치된제1 패드및 상기제1 패드와다른제2 패드를포함하는제1 반도체칩, 상기기판및 상기제1 반도체칩 상에배치되고, 상기제1 반도체칩의제1 패드와상기기판의외부접속단자를전기적으로연결시키는금속배선, 상기제1 반도체칩 상에배치되는제2 반도체칩으로, 상기제1 반도체칩과마주보는제2 면에배치된제3 패드를포함하는제2 반도체칩 및상기제1 반도체칩의상기제2 패드와상기제2 반도체칩의상기제3 패드를전기적으로연결시키고상기금속배선과전기적으로연결되지않는연결단자를포함한다.
摘要翻译： 1。一种半导体封装，包括：衬底，包括外部连接端子和空腔; 第一半导体芯片，设置在所述腔中，所述第一半导体芯片包括第一焊盘和不同于所述第一焊盘的第二焊盘，所述第一焊盘和所述第二焊盘设置在所述第一半导体芯片的第一表面上; 金属线，设置在所述基板和所述第一半导体芯片上，并且将所述第一半导体芯片的所述第一焊盘与所述基板的所述外部连接端子电连接; 设置在所述第一半导体芯片上的第二半导体芯片，所述第二半导体芯片包括设置在所述第二半导体芯片的面对所述第一半导体芯片的第二表面上的第三焊盘; 以及将第一半导体芯片的第二焊盘与第二半导体芯片的第三焊盘电连接的连接端子，连接端子不电连接到金属线。

6. 发明公开

KR1020160114852A 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지 审中-实审
标题翻译：半导体芯片和片状芯片封装和包括其中的水平包装
公开(公告)号：KR1020160114852A
公开(公告)日：2016-10-06
申请号：KR1020150041264
申请日：2015-03-25
申请人： 삼성전자주식회사
发明人： 권흥규
IPC分类号： H01L23/495 , H01L23/488 , H01L25/065
CPC分类号： H01L24/09 , H01L23/3128 , H01L23/3171 , H01L23/49816 , H01L23/49827 , H01L23/525 , H01L24/17 , H01L24/49 , H01L2224/02331 , H01L2224/0401 , H01L2224/04042 , H01L2224/04105 , H01L2224/0912 , H01L2224/16227 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/48235 , H01L2224/73253 , H01L2224/73265 , H01L2225/0651 , H01L2225/06517 , H01L2225/06558 , H01L2924/00014 , H01L2924/15192 , H01L2924/15311 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2924/00012
摘要： 반도체칩은반도체기판, 제 1 및제 2 중앙패드들, 제 1 및제 2 주변패드들, 제 1 패드라인및 제 2 패드라인을포함할수 있다. 상기반도체기판은액티브면을가질수 있다. 상기제 1 및제 2 중앙패드들은상기액티브면의중앙부에배열될수 있다. 상기제 1 및제 2 주변패드들은상기액티브면의가장자리에배열될수 있다. 상기제 1 패드라인은상기제 1 중앙패드와상기제 1 주변패드를연결할수 있다. 상기제 2 패드라인은상기제 2 중앙패드와상기제 2 주변패드를연결할수 있다. 그러므로, 제 1 및제 2 중앙패드뿐만아니라제 1 및제 2 주변패드들도플립칩 본딩용이나재배선층연결용으로사용될수 되어, 반도체칩은패드배열에대한변경없이도플립칩 패키지, 웨이퍼레벨패키지, 팬-아웃웨이퍼레벨패키지등으로용이하게구현될수 있다.

7. 发明公开

KR1020150099444A 용량성으로 결합된 본드 패드를 갖는 전력 트랜지스터 다이 有权
标题翻译：功率晶体管与电容耦合焊盘
公开(公告)号：KR1020150099444A
公开(公告)日：2015-08-31
申请号：KR1020150023257
申请日：2015-02-16
申请人： 인피니언 테크놀로지스 아게
发明人： 브레크헬무트 , 비르너알버트 , 고엘사우랍 , 윌슨리차드 , 지글드럼마티아스
IPC分类号： H03F3/60 , H01L27/02
CPC分类号： H01L27/0629 , H01L23/4824 , H01L23/5223 , H01L23/5226 , H01L23/528 , H01L24/05 , H01L24/09 , H01L28/40 , H01L29/7802 , H01L29/7816 , H01L2224/04042 , H01L2224/0603 , H01L2224/0616 , H01L2224/0912 , H01L2224/48195 , H01L2224/48247 , H01L2224/49111 , H01L2224/49175 , H01L2924/1205 , H01L2924/1305 , H01L2924/13055 , H01L2924/13063 , H01L2924/13064 , H01L2924/13091 , H01L2924/1421 , H01L2924/19041 , H01L2924/19105 , H01L2924/19107 , H01L2924/30105 , H01L2924/00 , H01L2924/0001 , H03F3/601 , H01L27/0207
摘要： 전력 트랜지스터 다이는 반도체 바디에 형성된 트랜지스터를 포함한다. 트랜지스터는 게이트 단자, 출력 단자 및 제 3 단자를 갖는다. 게이트 단자는 출력 단자와 제 3 단자 사이의 전도 채널을 제어한다. 전력 트랜지스터 다이는 반도체 바디 상에 배치되고 반도체 바디로부터 절연되는 구조화된 제 1 금속층을 더 포함한다. 구조화된 제 1 금속층은 트랜지스터의 출력 단자에 접속된다. 전력 트랜지스터 다이는 또한 반도체 바디 상에 배치되고 반도체 바디로부터 절연되는 제 1 본드 패드를 포함한다. 제 1 본드 패드는 전력 트랜지스터 다이의 출력 단자를 형성하고 구조화된 제 1 금속층에 용량성으로 결합되어서 트랜지스터의 출력 단자와 제 1 본드 패드 사이의 직렬 캐패시턴스를 형성한다. 전력 트랜지스터 다이를 포함하는 전력 반도체 패키지가 또한 제공된다.
摘要翻译：功率晶体管管芯包括形成在半导体本体上的晶体管。晶体管包括栅极端子，输出端子和第三端子。门极端子控制输出端子和第三端子之间的导电通道。功率晶体管管芯还包括被构造为与半导体本体绝缘并且布置在半导体本体上的第一金属层。结构化的第一金属层连接到晶体管的输出端。功率晶体管管芯包括布置在半导体器件上并与半导体本体绝缘的第一接合焊盘。第一接合焊盘形成功率晶体管管芯的输出端子，并且通过与结构化的第一金属层电容耦合，在晶体管的输出端子与第一接合焊盘之间形成串联电容。还提供了包括功率晶体管管芯的功率半导体封装。

8. 发明公开

KR1020140111582A 패키징 디바이스들 및 그 제조 방법들 有权
标题翻译：包装装置及其制造方法
公开(公告)号：KR1020140111582A
公开(公告)日：2014-09-19
申请号：KR1020130107222
申请日：2013-09-06
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 첸시엔웨이 , 유청-위안 , 차이하오이 , 리미릉-지 , 유첸화
IPC分类号： H01L21/60
CPC分类号： H01L24/09 , H01L21/56 , H01L23/3171 , H01L23/3192 , H01L23/49838 , H01L23/5389 , H01L23/562 , H01L24/02 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/10 , H01L24/11 , H01L24/13 , H01L24/19 , H01L24/20 , H01L2224/0214 , H01L2224/02175 , H01L2224/0231 , H01L2224/02311 , H01L2224/02313 , H01L2224/02315 , H01L2224/02331 , H01L2224/02335 , H01L2224/0235 , H01L2224/02351 , H01L2224/02373 , H01L2224/0239 , H01L2224/03462 , H01L2224/03464 , H01L2224/0381 , H01L2224/0382 , H01L2224/03828 , H01L2224/0401 , H01L2224/04105 , H01L2224/05008 , H01L2224/05111 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05548 , H01L2224/05551 , H01L2224/05552 , H01L2224/05567 , H01L2224/05624 , H01L2224/05647 , H01L2224/05655 , H01L2224/05666 , H01L2224/05671 , H01L2224/06131 , H01L2224/06136 , H01L2224/06179 , H01L2224/0912 , H01L2224/11013 , H01L2224/11334 , H01L2224/11849 , H01L2224/12105 , H01L2224/13 , H01L2224/13014 , H01L2224/13016 , H01L2224/13022 , H01L2224/13024 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13116 , H01L2224/13139 , H01L2224/13147 , H01L2224/211 , H01L2224/215 , H01L2224/221 , H01L2924/01013 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01074 , H01L2924/0132 , H01L2924/01322 , H01L2924/014 , H01L2924/05042 , H01L2924/05442 , H01L2924/059 , H01L2924/06 , H01L2924/07025 , H01L2924/10253 , H01L2924/14 , H01L2924/181 , H01L2924/2064 , H01L2924/20641 , H01L2924/3512 , H01L2924/00 , H01L2924/00014 , H01L2924/01082 , H01L2924/01051 , H01L2924/01047 , H01L2924/00012
摘要： Packaging devices for semiconductor devices and methods for preparing the same are disclosed. In some embodiments, a packaging device includes: a contact pad arranged on a substrate; and a passivation layer arranged on a first portion of the contact pad and the substrate. A second portion of the contact pad is exposed. A post passivation interconnect (PPI) is arranged on the passivation layer and is coupled to the second portion of the contact pad. A PPI pad is arranged on the passivation layer. A transition element is arranged on the passivation layer and is coupled between the PPI line and the PPI pad. The transition element includes a hollow area.
摘要翻译：公开了用于半导体器件的封装装置及其制备方法。在一些实施例中，包装装置包括：布置在基底上的接触垫; 以及设置在所述接触焊盘和所述基板的第一部分上的钝化层。接触垫的第二部分被暴露。钝化后互连（PPI）布置在钝化层上并耦合到接触焊盘的第二部分。 PPI垫布置在钝化层上。过渡元件被布置在钝化层上并耦合在PPI线和PPI垫之间。过渡元件包括中空区域。

9. 发明公开

KR20180001672A 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법 审中-公开
标题翻译：薄膜封装模块和形成封装的方法
公开(公告)号：KR20180001672A
公开(公告)日：2018-01-05
申请号：KR20160079518
申请日：2016-06-24
IPC分类号： H01L23/495 , G01R31/28 , H01L23/00 , H01L23/14 , H01L23/498
CPC分类号： H01L23/49827 , H01L23/49838 , H01L23/4985 , H01L24/09 , H01L2224/0912
摘要： 본발명에따르면, 필름패키지, 패키지모듈, 및패키지의제조방법이제공된다. 필름패키지는서로대향하는제1 면및 제2 면을갖는갖는필름기판, 상기필름기판은제1 방향의길이및 상기제1 방향과교차하는제2 방향의너비를가지고; 상기필름기판의상기제1 면상에배치되고, 제3 방향을따라배열되는패드들; 및상기필름기판의상에배치되며, 상기패드들중 적어도 2개이상과접속하는병합배선을포함할수 있다.
摘要翻译：在一个实施例中，膜产品包括具有第一表面和与第一表面相对的第二表面的膜基底。薄膜基板具有沿第一方向的长度和沿与第一方向垂直的第二方向的宽度。第一多个焊盘位于第一表面和第二表面中的一个表面上，并且第一多个焊盘沿第三方向布置，第三方向相对于第一方向和第二方向中的至少一个是对角的。至少一个合并线电连接第一多个焊盘中的至少两个。

10. 发明公开

KR1020170043125A 멀티 칩 패키지 审中-实审
标题翻译：多芯片封装
公开(公告)号：KR1020170043125A
公开(公告)日：2017-04-21
申请号：KR1020150142088
申请日：2015-10-12
申请人： 에스케이하이닉스 주식회사
发明人： 이현배
IPC分类号： H01L25/065 , H01L23/00
CPC分类号： G11C5/02 , G11C5/025 , G11C5/147 , G11C7/1084 , G11C14/0063 , G11C16/0483 , G11C2207/105 , H01L24/09 , H01L25/0657 , H01L2224/0912 , H01L2225/06506 , H01L2225/0651
摘要： 다수개의반도체칩들이하나의패키지에집적된멀티칩 패키지에있어서, 상기각 반도체칩은, 제 1 방향으로연장되어제 2 방향으로배열된다수개의패드그룹들 - 각패드그룹들은층간절연막을개재하여제 1 금속라인및 제 2 금속라인이제 3 방향으로적층되어형성됨 -; 상기패드그룹들과일대일로대응되며, 각패드그룹의제 1 금속라인과연결된제 1 입력단자및 각패드그룹의제 2 금속라인과연결된출력단자를포함하는다수개의리시버; 및칩 선택신호에응답하여해당리시버의출력단자를통해전달되는피드백신호와기준전압중 하나를선택하여해당리시버의제 2 입력단자에제공하는다수개의선택부를포함하는멀티칩 패키지가제공된다.
摘要翻译：多个半导体芯片被集成在一个封装中，每个半导体芯片沿第一方向延伸并且沿第二方向排列。多个焊盘组 - 每个焊盘组通过将层间绝缘膜现在第一金属线和第二金属线在三个方向上被层压; 多个接收器，一对一地对应于所述焊盘组，所述多个接收器包括连接到每个焊盘组的第一金属线的第一输入端和连接到每个焊盘组的第二金属线的输出端; 以及多个选择器，用于响应于芯片选择信号选择通过接收器的输出端子发送的反馈信号和参考电压中的一个，并将选择的一个提供给接收器的第二输入端子。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式