专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020180020782A 데이터 순서를 이용한 원본 데이터 확인 방법 및 시스템 有权
标题翻译：使用数据顺序验证原始数据的方法和系统
公开(公告)号：KR1020180020782A
公开(公告)日：2018-02-28
申请号：KR1020160105680
申请日：2016-08-19
申请人： (주)이지서티
发明人： 심기창 , 김동례
IPC分类号： G06F21/16 , G06F7/76 , G06F21/60
CPC分类号： G06F21/16 , G06F7/76 , G06F21/60
摘要： 본발명은데이터순서를이용한원본데이터확인방법및 시스템에관한것으로, 본발명에따른데이터관리장치는행과열로이루어지는원본데이터셋의행 또는열의순서를임의로섞어변환데이터셋을생성하는변환데이터셋 생성부, 그리고변환데이터셋을사용자단말에제공하고, 원본데이터셋에대해임의로섞인변환데이터셋의행 또는열의순서에대한정보와변환데이터셋을제공받은사용자정보를대응하여저장하는데이터관리부를포함한다. 변환데이터셋 생성부는, 원본데이터셋에대한변환데이터셋을생성할때마다, 원본데이터셋의행 또는열의순서를다르게섞을수 있다. 본발명에의하면, 배포된데이터가권한없는사용자에게무단또는불법으로배포된경우어느사용자에게배포된원본데이터로부터배포된것인지추적하여확인할수 있다.
摘要翻译：本发明涉及一种源数据验证方法以及使用该数据的顺序的系统中，数据管理单元转换成混合的行或由行和列的原始数据集的列的顺序，可选地创建了根据本发明生成的变换的数据集的数据集单元，并提供经转换的数据设定为一个用户终端，并包括数据管理单元，用于响应于用户信息存储接收到的信息并转换该行的数据集或所述的变换数据集的列顺序任选混合原始数据集。每当产生用于原始数据组的转换数据时，转换数据组产生单元可以不同地混合原始数据组的行或列的顺序。根据本发明，当分发数据被非授权地或非法地分发给未经授权的用户时，可以从已分发的原始数据中跟踪已经分发了哪个用户。

2. 发明授权

KR100831472B1 데이터 셔플링을 위한 방법 및 장치 有权
标题翻译：数据采集方法和装置
公开(公告)号：KR100831472B1
公开(公告)日：2008-05-22
申请号：KR1020057025313
申请日：2004-06-24
申请人： 인텔 코포레이션
发明人： 매시,윌리암,주니어. , 데베스,에릭 , 러쎌,패트릭스 , 구옌,후이
IPC分类号： G06F9/30 , G06F9/315
CPC分类号： G06F9/30032 , G06F7/76 , G06F9/30014 , G06F9/30018 , G06F9/30025 , G06F9/30036 , G06F9/30098 , G06F9/30105 , G06F9/30109 , G06F9/3012 , G06F9/3013 , G06F9/30145 , G06F9/3802 , G06F9/3885 , G06F9/3887
摘要： 데이터를 셔플링하는 방법, 장치 및 프로그램 수단이 제공된다. 일 실시예의 방법은 L개의 데이터 요소의 집합을 갖는 제1 피연산자 및 L개의 제어 요소의 집합을 갖는 제2 피연산자를 수신하는 단계를 포함한다. 각각의 제어 요소에 대해, 그의 영으로 플러시(flush to zero) 필드가 설정되어 있지 않은 경우, 개별적인 제어 요소에 의해 지정된 제1 피연산자 데이터 요소로부터의 데이터가 연관된 결과 데이터 요소 위치로 셔플링되고, 그의 영으로 플러시 필드가 설정되어 있는 경우, 연관된 결과 데이터 요소 위치에 영(zero)이 삽입된다.
마이크로프로세서, 데이터 셔플, 마스크, SIMD
摘要翻译：用于混洗数据的方法，装置和程序装置。一个实施例的方法包括接收具有一组L个数据元素的第一操作数和具有一组L个控制元素的第二操作数。对于每个控制元件，如果没有设置其齐平零场并将零置于相关联的结果数据元素位置中，则由单独控制元件指定的来自第一操作数数据元素的数据被混洗到相关联的合成数据元素位置没有设置齐平零场。

3. 发明授权

KR100336235B1 연산 장치 有权
标题翻译：算术设备
公开(公告)号：KR100336235B1
公开(公告)日：2002-05-09
申请号：KR1019997011455
申请日：1998-06-05
申请人： 파나소닉 주식회사
发明人： 구로마루순이치 , 오카모토코지 , 미치야마준지
IPC分类号： G06F7/00
CPC分类号： G06F7/76
摘要： 외부로부터입력되는디지탈데이터를, P 비트의디지탈데이터로서기억하는입력레지스터(101)와, Q 비트의디지탈데이터를기억하는출력레지스터(107)와, 입력레지스터(101)로부터출력되는 P 비트의디지탈데이터(102)를제 1 입력데이터, 출력레지스터로부터출력되는 Q 비트의디지탈데이터(103)를제 2 입력데이터로하여, 외부로부터입력되는제어데이터(104)에따라서, 제 1 입력데이터(102)의비트및 제 2 입력데이터(103)의비트중에서그 값을출력해야할 비트를선택하고, 해당선택한비트의값으로이루어지는 Q 비트의디지탈데이터(106)를출력레지스터(107)에출력하는출력비트선택수단(105)을구비한연산장치로서, 화상처리시스템에이용하여, 코드의다중화처리또는분리처리를고속으로실행하는데적합하다.

4. 发明授权

KR100252411B1 팩 데이터에 대한 시프트 연산 수행 프로세서 失效
标题翻译：用于执行包装数据上的移动操作的处理器
公开(公告)号：KR100252411B1
公开(公告)日：2000-04-15
申请号：KR1019970703653
申请日：1995-12-01
申请人： 인텔 코포레이션
发明人： 페레그알렉산더 , 야아리야아코프 , 밋탈밀린드 , 멘네마이어래리엠. , 에이튼베니
IPC分类号： G06F5/01
CPC分类号： G06F7/76 , G06F9/30025 , G06F9/30032 , G06F9/30036 , G06F9/30167
摘要： 프로세서(109)는 제어 신호(207)를 수신할 수 있도록 구성되는 디코더(202)를 포함한다. 상기 제어 신호는 제1 소스 어드레스, 제2 소스 어드레스, 목적 어드레스, 및 연산 필드를 가진다. 상기 제1 소스 어드레스는 제1 위치와 일치한다. 상기 제2 소스 어드레스는 제2 위치와 일치한다. 상기 목적 어드레스는 제3 위치와 일치한다. 상기 연산 필드는 팩 타입 데이터의 시프트 연산이 수행될 것인지를 표시한다.
상기 프로세서는 또한 디코더에 결합되는 회로(203)를 포함한다. 상기 회로는 상기 제1 위치에 저장되는 제1 팩 데이터를 상기 제2 위치에 저장된 값 만큼 시프트 시킨다. 상기 회로는 또한 해당되는 결과 팩 데이터를 제3 위치로 전달한다.

5. 发明公开

KR1020150052520A 셔플 명령어 처리 장치 및 방법 审中-实审
标题翻译：用于处理小巧指示的方法和装置
公开(公告)号：KR1020150052520A
公开(公告)日：2015-05-14
申请号：KR1020130133991
申请日：2013-11-06
申请人： 삼성전자주식회사
发明人： 프라사드케샤바 , 바슈카나브닛 , 박영환 , 양호 , 이연복
IPC分类号： G06F9/30
CPC分类号： G06F9/3887 , G06F7/06 , G06F7/76 , G06F9/30032 , H04L9/0618 , H04L2209/08
摘要： 셔플명령어를처리하기위한방법및 장치가제공된다. 복수의셔플유닛들은계층적구조를구성한다. 각셔플유닛은입력된입력데이터요소배열에대한셔플을처리함으로써셔플된데이터요소배열을생성한다. 계층적구조상의상위의셔플유닛및 하위의셔플유닛에있어서, 하위의셔플유닛으로부터출력된셔플된데이터요소배열은입력데이터요소배열의일부로서상위의셔플유닛으로입력된다.
摘要翻译：提供了一种用于处理随机播放命令的方法和装置。多个shuffle单元构成层次结构。每个shuffle单元处理输入的输入数据元素排列的随机序列，以产生混洗数据元素排列。对于层次结构中的高级洗牌单元和低层洗牌单元，从低层混洗单元输出的混洗数据元素排列被输入到高层混洗单元中作为输入数据元素排列中的一些。

6. 发明授权

KR101236662B1 자동차 차체의 진동을 저감하는 자동차용 제진장치 失效
标题翻译：用于减少汽车车身振动的汽车阻尼器
公开(公告)号：KR101236662B1
公开(公告)日：2013-02-22
申请号：KR1020087026592
申请日：2007-04-27
申请人： 신포니아 테크놀로지 가부시키가이샤
发明人： 무라기시,야스시 , 모리야,히데아키 , 사토,유시 , 후쿠나가,타카시 , 나카노,카츠요시 , 나카가와,히로시 , 후지,타카요시 , 오노우에,타카시 , 나리히사,마사아키
IPC分类号： F16F15/02 , B60G13/16 , B60G17/015 , G10K11/178
CPC分类号： F16F7/1005 , B60G17/018 , F16F15/002 , G05D19/02 , G06F7/76
摘要： 본 발명의 목적은 높은 신뢰성을 확보하면서 간단한 구성으로 양호한 제진 효과를 얻을 수 있는 자동차용 제진장치를 제공하는 것에 있다. 자동차 차체의 진동을 저감하는 자동차용 제진장치에 있어서, 자동차 차체에 장착되어 보조질량을 구동하는 엑츄에이터와, 엑츄에이터의 전기자에 흐르는 전류를 검출하는 전류 검출기와, 엑츄에이터에 인가되고 있는 단자전압을 검출하는 수단과, 전류 검출기에 의해 검출된 전류와 단자전압에 기초하여 엑츄에이터의 유기전압을 계산하고, 더 나아가 엑츄에이터의 상대속도, 상대변위 또는 상대 가속도의 적어도 하나를 계산하는 연산회로와, 연산회로에 의해 계산된 엑츄에이터의 상대속도, 상대변위 또는 상대 가속도의 적어도 하나에 기초하여 엑츄에이터를 구동제어하는 제어회로를 구비한다.
자동차, 제진장치, 진동억제, 엑츄에이터

7. 发明公开

KR1020060040611A 데이터 셔플링을 위한 방법 및 장치 有权
标题翻译：数据采集方法和装置
公开(公告)号：KR1020060040611A
公开(公告)日：2006-05-10
申请号：KR1020057025313
申请日：2004-06-24
申请人： 인텔 코포레이션
发明人： 매시,윌리암,주니어. , 데베스,에릭 , 러쎌,패트릭스 , 구옌,후이
IPC分类号： G06F9/30 , G06F9/315
CPC分类号： G06F9/30032 , G06F7/76 , G06F9/30014 , G06F9/30018 , G06F9/30025 , G06F9/30036 , G06F9/30098 , G06F9/30105 , G06F9/30109 , G06F9/3012 , G06F9/3013 , G06F9/30145 , G06F9/3802 , G06F9/3885 , G06F9/3887
摘要： Method, apparatus, and program means for shuffling data. The method of one embodiment comprises receiving a first operand having a set of L data elements and a second operand having a set of L control elements. For each control element, data from a first operand data element designated by the individual control element is shuffled to an associated resultant data element position if its flush to zero field is not set and a zero is placed into the associated resultant data element position if its flush to zero field is not set.
摘要翻译：用于混洗数据的方法，装置和程序装置。一个实施例的方法包括接收具有一组L个数据元素的第一操作数和具有一组L个控制元素的第二操作数。对于每个控制元件，如果没有设置其齐平零场并将零置于相关联的结果数据元素位置中，则由单独控制元件指定的来自第一操作数数据元素的数据被混洗到相关联的合成数据元素位置没有设置齐平零场。

8. 发明公开

KR1020050005492A 가변수 비트들의 패킹 및 언패킹 无效
标题翻译：打包和解包可变位
公开(公告)号：KR1020050005492A
公开(公告)日：2005-01-13
申请号：KR1020047019030
申请日：2003-04-29
申请人： 코닌클리케 필립스 엔.브이.
发明人： 페셋로피스,라파엘
IPC分类号： H03M7/40
CPC分类号： G06F7/76 , G06F5/00
摘要： 입력 비트 스트림으로부터 가변수의 비트들을 출력 비트 스트림으로 패킹하는 방법으로서, 클럭 사이클 내에 출력 비트 스트림으로 패킹될 최대 n개의 비트들을 규정하는 단계, 패킹하기 위해 선택될 출력 비트들로서 입력 비트 스트림 내 비트들의 위치들을 규정하는 유효 비트 스트림을 제공하는 단계, 출력 비트들을 선택하는 단계, 및 출력 비트들만을 출력 비트 스트림에 부가하는 단계를 포함하는 패킹 방법을 개시한다.

9. 发明授权

KR100385493B1 재구성가능한프로그램상태워드를갖는마이크로콘트롤러 失效
公开(公告)号：KR100385493B1
公开(公告)日：2003-08-19
申请号：KR1019960702579
申请日：1995-08-24
申请人： 코닌클리케 필립스 엔.브이.
发明人： 죠헤니스왕 , 아탄칸
IPC分类号： G06F9/32
CPC分类号： G06F7/76 , G06F9/30094
摘要： A microcontroller routs bits of a PSW to and from a bus depending on a mode. Whenever in a mode compatible with a prior generation microcontroller, address and routing circuitry using decoders and multiplexers, during a read operation, places bits of the PSW of the current generation on the bus at a location of the prior generation microcontroller. In a write operator circuitry also moves bits from the bus in an arrangement compatible with the prior generation and stores them in the arrangement of the current generation. The circuitry also allows various units such as the ALU to update the PSW register bits directly without making a bus transfer.
摘要翻译：取决于模式，微控制器将PSW的位传送到总线和从总线传送位。无论何时在与前一代微控制器兼容的模式下，使用解码器和多路复用器的地址和路由电路在读取操作期间，将当前代的PSW的比特放置在总线上的前一代微控制器的位置处。在写操作器中，电路还以与上一代兼容的布局移动总线中的位，并将它们存储在当前代的布置中。该电路还允许各种单元（如ALU）直接更新PSW寄存器位，而无需执行总线传输。

10. 发明公开

KR1020160085335A 벡터 데이터 메모리와 실행 유닛들 사이의 데이터 흐름 경로들에서 재정렬 회로를 이용하는 벡터 프로세싱 엔진, 및 관련된 방법 审中-实审
标题翻译：矢量处理发动机在矢量数据存储器和执行单元之间的数据流程中使用重新生成电路以及相关方法
公开(公告)号：KR1020160085335A
公开(公告)日：2016-07-15
申请号：KR1020167015680
申请日：2014-11-13
申请人： 퀄컴 인코포레이티드
发明人： 칸,라힐 , 무자히드,파하드알리
IPC分类号： G06F9/30 , G06F15/80 , G06F9/38
CPC分类号： G06F9/30181 , G06F7/76 , G06F9/3001 , G06F9/30032 , G06F9/30036 , G06F9/3887 , G06F9/3897 , G06F15/8053
摘要： 벡터데이터메모리에저장되는출력벡터데이터의실시간재정렬을제공하기위해실행유닛들과벡터데이터메모리사이의데이터흐름경로들에서재정렬회로를이용하는벡터프로세싱엔진들(VPE들)이개시된다. 관련된벡터프로세서시스템들및 방법들이또한개시된다. 재정렬회로는 VPE의실행유닛들과벡터데이터메모리사이의데이터흐름경로들에제공된다. 재정렬회로는출력벡터데이터샘플세트들이저장되기위해실행유닛들로부터벡터데이터메모리로데이터흐름경로들을통해제공되고있는동안실시간으로벡터프로세싱연산들을수행하는결과로서실행유닛들로부터의출력벡터데이터샘플세트들을재정렬하도록구성된다. 이러한방식으로, 출력벡터데이터샘플세트들은실행유닛들에서수행될후속벡터프로세싱연산들을지연시킬수 있는추가적인사후-프로세싱단계들을필요로하지않고도벡터데이터메모리에재정렬된형태로저장된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式