专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020120105765A 반도체 검사 장치 有权
标题翻译：半导体自动测试设备
公开(公告)号：KR1020120105765A
公开(公告)日：2012-09-26
申请号：KR1020110023401
申请日：2011-03-16
申请人： 삼성전자주식회사
发明人： 유래성 , 권오혁 , 윤지녕
IPC分类号： G01R31/28 , G01R31/26
CPC分类号： G01R31/2882 , G01R31/2601 , G01R31/287
摘要： PURPOSE: A semiconductor inspection device is provided to improve inspection speed by transmitting data of an algorithm pattern generator to a signal generator at high speed. CONSTITUTION: A semiconductor inspection device(100) comprises an algorithm pattern generator(120), an accelerator(130), a signal generator(140), and pin electronics(150). The algorithm pattern generator generates pattern data at first clock speed. The accelerator outputs the pattern data generated in the semiconductor inspection device at second clock speed quicker than the first clock speed. The signal generator adds timing information to the pattern data and outputs it. The pin electronics changes a signal outputted from the signal generator into a signal which is applied to a under test semiconductor device and outputs it. [Reference numerals] (120) Algorithm pattern generator; (130) Accelerator; (140) Signal generator; (150) Pin electronics; (AA) Resister write
摘要翻译：目的：提供一种半导体检测装置，通过将算法模式发生器的数据高速传输到信号发生器来提高检测速度。构成：半导体检查装置（100）包括算法模式发生器（120），加速器（130），信号发生器（140）和引脚电子装置（150）。算法模式生成器以第一时钟速度生成模式数据。加速器以比第一时钟速度快的第二时钟速度输出在半导体检查装置中生成的图案数据。信号发生器将时序信息添加到模式数据并输出。引脚电子设备将从信号发生器输出的信号改变为施加到被测半导体器件并输出的信号。（附图标记）（120）算法模式生成器; （130）加速器; （140）信号发生器; （150）引脚电子; （AA）电阻写

2. 发明授权

KR100873917B1 개량된 집적 회로 번인 방법 및 장치 失效
公开(公告)号：KR100873917B1
公开(公告)日：2008-12-15
申请号：KR1020047000041
申请日：2002-06-27
申请人： 인텔 코포레이션
发明人： 풀렌,데이비드 , 케프로윗츠,리차드
IPC分类号： G01R31/28
CPC分类号： G01R31/287 , G01R31/2642 , G01R31/2849
摘要： Improved methods for performing burn-in of electronic components, such as integrated circuits (ICs) with on-board thermal sense circuits, are used to obtain a higher bin split. According to an embodiment, a thermal set-point is loaded into each IC. While the ICs are maintained at a constant elevated temperature, the burn-in system checks each IC to determine whether the set-point has been exceeded. If so, it characterizes the IC by that set-point; if not, it decrements the set-point and checks again. The method continues until all ICs have been characterized to a specific set-point. As a result of the method, a junction temperature is obtained for each IC. In addition, a real-time estimate of the burn-in time for each IC is obtained, so that burn-in time can be adjusted to maximize burn-in throughput. Apparatus for implementing improved IC burn-in is also described.

3. 发明公开

KR1020040047948A 신뢰성 평가 시험 장치, 신뢰성 평가 시험 시스템, 및 신뢰성 평가 시험 방법 失效
标题翻译： 신뢰성평가시험장치，신뢰성평가시험시스템，및신뢰성평가시험방
公开(公告)号：KR1020040047948A
公开(公告)日：2004-06-05
申请号：KR1020047005962
申请日：2002-11-27
申请人： 도쿄엘렉트론가부시키가이샤 , 이비덴 가부시키가이샤 , 가부시끼가이샤 도시바
发明人： 다케코시기요시 , 호사카히사토미 , 하기하라준이치 , 하츠시카구니히코 , 우스이다카마사 , 가네코히사시 , 하야사카노부오 , 이도요시유키
IPC分类号： H01L21/66
CPC分类号： G01R31/2862 , G01R1/0433 , G01R1/0491 , G01R31/2831 , G01R31/286 , G01R31/2865 , G01R31/2867 , G01R31/287 , G01R31/2886
摘要： 본 발명의 신뢰성 시험 장치(10)는, 웨이퍼 W에 형성된 다수의 디바이스 각각의 전극 패드와 콘택터(11)의 범프를 전기적으로 일괄 접촉한 상태에서 수납하는 웨이퍼 수납부(12)를 구비한다. 이 웨이퍼 수납부(12)는 측정부(15)와의 사이에서 시험용 신호를 수수하고, 기밀, 단열 구조이다. 웨이퍼 수납부(12)에는, 콘택터(11)를 압압하는 압압 기구(13)와, 콘택터(11)와 일괄 접촉한 웨이퍼 W를 소정의 고온으로 직접 가열하는 가열 기구(14)를 가지며, 가속 조건 하에서 상기 반도체 웨이퍼에 형성된 배선막, 절연막의 신뢰성을 평가한다.
摘要翻译：本发明的可靠性评估测试装置（10）包括晶片存储部分（12），该晶片存储部分（12）以晶片（W）的形式存储晶片（W），其中形成在晶片上的多个器件的电极焊盘和接触器）完全相互电接触。晶片收纳部（12）向测定部（15）收发测试信号，具有密闭隔热结构。晶片收纳部12具有按压接触器11的加压机构13和直接将与接触器11接触的晶片W直接加热到规定的高温的加热机构14，。在加速条件下评估在半导体晶片上形成的互连膜和绝缘膜的可靠性。＆lt;图像＆GT;

4. 发明授权

KR101681517B1 반도체 설비의 정비 상태 검사 방법, 그 장치 및 이를 포함하는 반도체 설비 有权
标题翻译：用于检查教学状态IM半导体器件及其半导体器件的方法
公开(公告)号：KR101681517B1
公开(公告)日：2016-12-12
申请号：KR1020160090072
申请日：2016-07-15
申请人： 주식회사 엠에스비전
发明人： 윤길중
IPC分类号： G01R31/28 , G01N21/90
CPC分类号： G01R31/287 , G01N21/90 , G01R31/2862 , G01R31/2893 , G06T2207/30148
摘要： 본발명은, 상기반도체설비에대하여예방정비또는비상정비를행하는단계; 상기예방정비또는비상정비후상기반도체설비에대하여티칭을실행하는단계; 표준챔버정보를저장하는단계; 상기반도체설비의챔버에대하여티칭실행이미지를획득하는단계; 및상기표준챔버정보와상기티칭실행이미지를비교하여상기반도체설비의티칭이정상적으로이루어졌는지를검사하는단계를포함하는, 반도체설비의정비상태검사방법, 그장치, 및이를포함하는반도체설비에관한것이다.

5. 发明授权

KR100682194B1 쉘 失效
标题翻译：贝壳
公开(公告)号：KR100682194B1
公开(公告)日：2007-02-12
申请号：KR1020067002745
申请日：2002-11-27
申请人： 도쿄엘렉트론가부시키가이샤 , 이비덴 가부시키가이샤
发明人： 다케코시기요시 , 호사카히사토미 , 하기하라준이치 , 하츠시카구니히코 , 우스이다카마사 , 가네코히사시 , 하야사카노부오 , 이도요시유키
IPC分类号： H01L21/66
CPC分类号： G01R31/2862 , G01R1/0433 , G01R1/0491 , G01R31/2831 , G01R31/286 , G01R31/2865 , G01R31/2867 , G01R31/287 , G01R31/2886
摘要： 본 발명의 신뢰성 시험 장치(10)는, 웨이퍼 W에 형성된 다수의 디바이스 각각의 전극 패드와 콘택터(11)의 범프를 전기적으로 일괄 접촉한 상태에서 수납하는 웨이퍼 수납부(12)를 구비한다. 이 웨이퍼 수납부(12)는 측정부(15)와의 사이에서 시험용 신호를 수수하고, 기밀, 단열 구조이다. 웨이퍼 수납부(12)에는, 콘택터(11)를 압압하는 압압 기구(13)와, 콘택터(11)와 일괄 접촉한 웨이퍼 W를 소정의 고온으로 직접 가열하는 가열 기구(14)를 가지며, 가속 조건 하에서 상기 반도체 웨이퍼에 형성된 배선막, 절연막의 신뢰성을 평가한다.

6. 发明公开

KR1020060024461A 쉘 失效
标题翻译：接触器
公开(公告)号：KR1020060024461A
公开(公告)日：2006-03-16
申请号：KR1020067002745
申请日：2002-11-27
申请人： 도쿄엘렉트론가부시키가이샤 , 이비덴 가부시키가이샤
发明人： 다케코시기요시 , 호사카히사토미 , 하기하라준이치 , 하츠시카구니히코 , 우스이다카마사 , 가네코히사시 , 하야사카노부오 , 이도요시유키
IPC分类号： H01L21/66
CPC分类号： G01R31/2862 , G01R1/0433 , G01R1/0491 , G01R31/2831 , G01R31/286 , G01R31/2865 , G01R31/2867 , G01R31/287 , G01R31/2886
摘要： A reliability tester (10) comprises a wafer containing section (12) containing a wafer (W) in the state that electrode pads of many devices formed on the wafer are all in electrical contact with bumps of a contactor (11). This wafer containing section (12) transmits/receives test signals with a measuring section (15) and has a hermetic and heat-insulating structure. The wafer containing section (12) has a pressing mechanism (13) for pressing the contactor (11) and a heating mechanism (14) for directly heating the wafer (W) in all contact with the contactor (11) to a predetermined high temperature. Thus, this tester evaluates the reliability of a wiring film and that of an insulation film formed on the semiconductor wafer under an acceleration condition.
摘要翻译：可靠性测试器（10）包括在晶片上形成的许多器件的电极焊盘与触头（11）的凸块电接触的状态下，包含晶片（W）的晶片容纳部分（12）。该晶片容纳部分（12）用测量部分（15）发送/接收测试信号，并具有密封和隔热结构。晶片容纳部分（12）具有用于按压接触器（11）的加压机构（13）和用于将与接触器（11）完全接触的晶片（W）直接加热至预定高温的加热机构（14）。因此，该测试器评估在加速条件下布线膜和在半导体晶片上形成的绝缘膜的可靠性。

7. 发明公开

KR1020030097591A 웨이퍼 레벨 번-인 공정 및 시험 失效
标题翻译：空值
公开(公告)号：KR1020030097591A
公开(公告)日：2003-12-31
申请号：KR1020027005827
申请日：1997-05-15
申请人： 폼팩터, 인크.
发明人： 칸드로스이고르와이. , 페더젠데이비드브이.
IPC分类号： G01R1/073
CPC分类号： H01L23/49811 , G01R1/06716 , G01R1/06744 , G01R1/07342 , G01R3/00 , G01R31/287 , G01R31/2884 , G01R31/2889 , H01H1/0036 , H01L2224/0401 , H01L2224/04042 , H01L2224/06136 , H01L2224/11 , H01L2224/13 , H01L2224/45144 , H01L2924/00013 , H01L2924/0002 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01037 , H01L2924/01039 , H01L2924/01042 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01057 , H01L2924/01074 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/09701 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/1433 , H01L2924/3011 , H01L2924/3025 , H01L2924/351 , H05K3/20 , H05K3/3421 , H05K3/4015 , H01L2924/00 , H01L2224/13099 , H01L2924/00012
摘要： 반도체 장치의 웨이퍼 레벨 번-인 공정 및 시험을 수행하기 위한 기술은 상호접속 기판에 장착되거나 또는 그 내부에 합체된 ASIC와 같은 능동 전자 소자와, ASIC와 시험 중인 웨이퍼(WUT) 상의 복수개의 시험 중인 장치(DUT) 사이에 상호접속을 수행하는 금속성 스프링 접촉 요소를 포함하며, 이들 모두는 ASIC가 DUT의 번-인 온도와는 독립적으로 그리고 번-인 온도보다 현저하게 낮은 온도에서 작동될 수 있도록 진공 용기 내에 배치된다. 스프링 접촉 요소는 DUT 또는 ASIC에 장착될 수 있으며, ASIC와 DUT를 정렬시키거나 상호 접속시킬 때에 허용 오차 제한을 경감시키도록 펼쳐질 수 있다. 상호접속 횟수의 현저한 감소와 그 결과인 상호접속 기판의 단순화가 실현될 수 있는데, 이는 ASIC가 호스트 콘트롤러로부터 비교적 적은 수의 신호 라인에 걸쳐 DUT를 시험하기 위한 복수개의 신호를 수신하고 ASIC와 DUT 간의 비교적 다수의 상호접속부에 걸쳐 상기 신호들을 보급할 수 있기 때문이다. ASIC는 또한 호스트 콘트롤러로부터의 제어 신호에 응답해서 상기 신호들 중 일부분을 발생시킬 수 있다. 물리적 정렬 기술이 또한 기재되어 있다. ASIC의 정면 상의 미세 기계가공된 만입부가 스프링 접촉 요소의 자유 단부를 포집할 수 있게 해준다. ASIC의 배면과 이들이 장착되는 상호접속 기판의 정면 상의 미세 기계가공된 특징부는 지지 기판 상에서의 복수개의 ASIC의 정밀한 정렬을 용이하게 한다.
摘要翻译：目的：提供晶片级老化过程和测试，其识别在晶片级执行半导体器件的已知好的裸片。构成：用于晶片级老化处理和测试的装置包括：用于具有有源电子部件（例如安装到互连衬底或并入其中的ASIC（106））的测试衬底（106,108）; 金属弹簧接触元件（110），用于实现ASIC（106）之间的互连; 以及待测晶片（WUT）（102）上的多个待测器件（DUT），其中测试基板（106,108），金属弹簧接触元件（110）和DUT全部设置在真空容器中，使得ASIC（106）可以在独立于并显着低于DUT的老化温度的温度下工作。由此，可以将多个ASIC的精确对准安装在支撑基板上。

8. 发明公开

KR1020000011125A 웨이퍼레벨번-인공정및시험 失效
标题翻译： WAFER-LEVEL BURN进行过程和测试
公开(公告)号：KR1020000011125A
公开(公告)日：2000-02-25
申请号：KR1019980709285
申请日：1997-05-15
申请人： 폼팩터, 인크.
发明人： 칸드로스이고르와이. , 페더젠데이비드브이.
IPC分类号： G01R1/073
CPC分类号： H01L23/49811 , G01R1/06716 , G01R1/06744 , G01R1/07342 , G01R3/00 , G01R31/287 , G01R31/2884 , G01R31/2889 , H01H1/0036 , H01L2224/0401 , H01L2224/04042 , H01L2224/06136 , H01L2224/11 , H01L2224/13 , H01L2224/45144 , H01L2924/00013 , H01L2924/0002 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01037 , H01L2924/01039 , H01L2924/01042 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01057 , H01L2924/01074 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/09701 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/1433 , H01L2924/3011 , H01L2924/3025 , H01L2924/351 , H05K3/20 , H05K3/3421 , H05K3/4015 , H01L2924/00 , H01L2224/13099 , H01L2924/00012
摘要： PURPOSE: A wafer-level burn-in process and test is provided, which identifies a known good die to perform a semiconductor device in a wafer level. CONSTITUTION: The apparatus for wafer-level burn-in process and test comprises: test substrates (106, 108) for having active electronic components such as ASICs (106) mounted to an interconnection substrate or incorporated therein; a metallic spring contact element (110) for effecting interconnections between the ASICs (106); and a plurality of devices-under-test (DUTs) to be located on a wafer-under-test (WUT)(102), wherein test substrates (106, 108), the metallic spring contact element (110) and DUTs are all disposed in a vacuum vessel so that the ASICs (106) and can be operated at temperatures independent from and significantly lower than the burn-in temperature of the DUTs. Thereby, it is possible to mount the precise alignment of a plurality of ASICs on the support substrate.
摘要翻译：目的：提供晶片级老化过程和测试，其识别在晶片级执行半导体器件的已知好的裸片。构成：用于晶片级老化处理和测试的装置包括：用于具有有源电子部件（例如安装到互连衬底或并入其中的ASIC（106））的测试衬底（106,108）; 金属弹簧接触元件（110），用于实现ASIC（106）之间的互连; 以及待测晶片（WUT）（102）上的多个待测器件（DUT），其中测试基板（106,108），金属弹簧接触元件（110）和DUT全部设置在真空容器中，使得ASIC（106）可以在独立于并显着低于DUT的老化温度的温度下工作。由此，可以将多个ASIC的精确对准安装在支撑基板上。

9. 发明公开

KR1020160108245A 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로 审中-实审
标题翻译：硅集成电路集成电路测试仪
公开(公告)号：KR1020160108245A
公开(公告)日：2016-09-19
申请号：KR1020160026582
申请日：2016-03-04
申请人： 스타칩
发明人： 램버트,시릴 , 바이욘,세바스티엔 , 크로그웨닉,알렉산드르
IPC分类号： G01R31/28 , G01R1/04
CPC分类号： G01R31/3177 , G01R31/3172 , G01R31/318511 , G01R31/31908 , G01R31/2884 , G01R1/0491 , G01R31/2856 , G01R31/287
摘要： 본발명은실리콘웨이퍼상의집적회로에관한테스터에관한것으로, 상기테스터는집적회로를테스트하기위한입/출력연결을포함하고, - 입/출력연결을거쳐집적회로에데이터프레임을전송하기위한수단(E71)으로서, 상기데이터프레임은상기데이터프레임에포함된데이터에관한기준시간, 기준시간을검증하기위한필드, 및적어도하나의집적회로테스트커맨드를포함하는데이터필드를포함하는, 상기수단(E71)과, - 입/출력연결을거쳐데이터프레임을수신하기위한수단(E74)으로서, 수신한데이터프레임에서의데이터는기준시간의배수인지속시간을가지는, 상기수단(E74)을포함하는것을특징으로한다.
摘要翻译：本发明涉及与硅晶片上的集成电路相关的测试器。测试仪包括用于测试集成电路的输入/输出连接。数据帧包括用于经由输入/输出连接将数据帧发送到集成电路的装置（E71），其包括包括与包括在数据帧中的数据相关的参考时间的数据字段，用于验证参考时间的字段和至少一个集成电路测试命令，以及用于经由输入/输出连接接收数据帧的装置（E74），其中接收数据帧中的数据具有参考时间的倍数的持续时间。

10. 发明公开

KR1020150124199A 지문인식기 성능 검사 장치 및 방법 有权
标题翻译：用于测试手指识别装置的方法和装置
公开(公告)号：KR1020150124199A
公开(公告)日：2015-11-05
申请号：KR1020140050741
申请日：2014-04-28
申请人： 에스테크놀러지(주)
发明人： 안석철 , 최영
IPC分类号： G01R31/28 , G06K9/00 , G01R1/02
CPC分类号： G01R31/287 , G01R1/02 , G01R31/2837 , G06K9/00006
摘要： 본발명에따른지문인식기성능검사장치는상기지문인식기와제1 통신경로로연결되며, 상기지문인식기의성능을검사하는테스트프로그램이내장되어있는메모리부, 상기지문인식기와제2 통신경로를통해연결되며, 상기메모리부의테스트프로그램이상기지문인식기의성능검사를순차적으로실행하도록제어하고, 성능검사항목별로성능검사결과를표시하는화면부를포함하는컴퓨터를포함하며, 상기컴퓨터는에러가발생한성능검사항목만을재검사하도록제어하는것을특징으로한다.
摘要翻译：根据本发明的用于测试指纹识别装置的性能的装置包括：存储单元，其通过第一通信路径连接到指纹识别装置，并且嵌入有用于测试指纹识别的性能的测试程序设备; 以及通过第二通信路径连接到指纹识别装置的计算机，控制存储器单元的测试程序以顺序地测试指纹识别装置的性能，并具有用于显示每个性能测试的性能测试结果的屏幕单元项目。计算机控制重新测试仅由出现错误的性能测试项目。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式