专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020030063140A 프린트 기판과 그 제조 방법 无效
标题翻译：印刷电路板及其制造方法
公开(公告)号：KR1020030063140A
公开(公告)日：2003-07-28
申请号：KR1020030002608
申请日：2003-01-15
申请人： 후지쯔 가부시끼가이샤
发明人： 슈토다카시 , 다카하시야스히토 , 이이다겐지 , 다카노겐지 , 미야자키유키오
IPC分类号： H05K3/46
CPC分类号： H05K3/423 , H05K1/036 , H05K3/0032 , H05K3/184 , H05K3/426 , H05K3/4602 , H05K2201/09563 , H05K2201/096 , H05K2201/09827 , H05K2201/09845 , H05K2203/0733 , Y10T29/49126 , Y10T29/4913 , Y10T29/49155
摘要： 코어 재료서의 양면 프린트 배선판의 제조 방법에서는, 절연 기재에 레이저를 조사해서 구멍을 뚫고, 스루홀 도금법에 의해 도전로를 형성한다. 또, 절연 기재(31) 표면에 도전 패턴을 형성하고 있다. 그러나, 이와 같이 도전로와 도전 패턴을 다른 공정에서 형성하므로 공정수가 증가한다. 또한, 서브트랙티브법을 사용한 패턴 형성에는 미세 피치의 패턴이 얻어지지 않는다는 큰 결점이 있다.
본 발명은 절연성 기판의 소정 위치에 관통 구멍을 형성한 후, 상기 기판의 표리 양면에 소정 패턴의 레지스트막을 형성하고, 그 후 상기 관통 구멍을 포함하는 기판의 표리 양면에 상기 관통 구멍이 충분히 충전되도록 도금을 실시하여 관통 구멍부에서 표리 도통한 도전성 패턴과 관통 구멍부의 도금을 형성하고, 그 후 상기 레지스트막을 제거하는 공정을 포함해서 이루어지는 것을 특징으로 하는 프린트 기판의 제조 방법이다.

2. 发明公开

KR1020070063396A 배선 기판의 제조 방법 失效
标题翻译：接线板制造方法
公开(公告)号：KR1020070063396A
公开(公告)日：2007-06-19
申请号：KR1020060028873
申请日：2006-03-30
申请人： 후지쯔 가부시끼가이샤
发明人： 시바타무네카즈 , 아라이가즈야 , 다카노겐지 , 이이다겐지
IPC分类号： H05K3/42
CPC分类号： H05K3/422 , H05K1/09 , H05K3/06 , H05K3/184
摘要： A method for manufacturing a wiring board is provided to prevent an electrical short circuit of a wiring pattern by etching an exposure part of an insulation layer through anisotropic dry etching. A method for manufacturing a wiring board includes the steps of: forming a plating seed layer on a surface of a catalyst-treated insulation layer by electroless plating; forming a resist pattern on a surface of the plating seed layer; forming a wiring pattern by electrolytic plating so that the resist pattern is formed as a mask and the plating seed layer is formed as a feeding layer; after removing the resist pattern, removing a part to which the plating seed layer is exposed, and performing the electroless plating on an outer surface plane of the wiring pattern; after removing the exposed part of the plating seed layer, etching a part where the insulation layer is exposed by anisotropic dry etching; and performing plating on an outer surface of the wiring pattern by the electroless plating.
摘要翻译：提供一种制造布线板的方法，用于通过各向异性干蚀刻蚀刻绝缘层的曝光部分来防止布线图案的电短路。制造布线板的方法包括以下步骤：通过无电镀在催化剂处理的绝缘层的表面上形成电镀种子层; 在所述电镀种子层的表面上形成抗蚀剂图案; 通过电解电镀形成布线图案，使得抗蚀剂图案形成为掩模，并且电镀种子层形成为馈电层; 在除去抗蚀剂图案之后，去除镀覆种子层露出的部分，并在布线图案的外表面上进行化学镀; 在去除电镀种子层的暴露部分之后，通过各向异性干蚀刻蚀刻绝缘层暴露的部分; 并且通过无电解电镀在布线图案的外表面上进行电镀。

3. 发明授权

KR100842781B1 배선 기판의 제조 방법 失效
标题翻译：生产电路板的工艺
公开(公告)号：KR100842781B1
公开(公告)日：2008-07-02
申请号：KR1020060110430
申请日：2006-11-09
申请人： 후지쯔 가부시끼가이샤
发明人： 다카노겐지 , 시바타무네카즈 , 아라이카즈야 , 가나이주니치 , 스기모토가오루
IPC分类号： H05K3/46 , H05K3/06
CPC分类号： H05K3/20 , H05K3/0097 , H05K3/06 , H05K3/423 , H05K3/4682 , H05K2201/0361 , H05K2201/096 , H05K2203/0156 , H05K2203/0384 , H05K2203/1536 , Y10T29/49117 , Y10T29/49126 , Y10T29/49128 , Y10T29/49155 , Y10T29/49165
摘要： 본 발명은 박형으로 고밀도 배선이 가능한 배선 기판을 효율적으로 제조할 수 있는 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
3층 금속 적층체(62)의 제3 금속층(65)을 에칭하여 소요의 배선 패턴(71)으로 형성하는 포토리소그래피 공정과, 배선 패턴(71)상에 빌드 업 법에 의해 절연층(73)을 통해 층간에서 배선 패턴(74)이 전기적으로 접속된 적층체(76)를 형성하는 공정과, 적층체(76)를 제1 금속층(63)과 지지 기판(60) 사이에서 지지 기판(60)으로부터 박리하는 공정과, 적층체(76)의 제1 금속층(63)을 제2 금속층(64)을 배리어층으로 하여 에칭에 의해 제거하는 공정과, 노출된 제2 금속층(64)을 에칭에 의해 제거하는 공정을 포함하는 것을 특징으로 한다.

4. 发明授权

KR100756261B1 배선 기판의 제조 방법 失效
标题翻译：制造线路板的方法
公开(公告)号：KR100756261B1
公开(公告)日：2007-09-07
申请号：KR1020060028873
申请日：2006-03-30
申请人： 후지쯔 가부시끼가이샤
发明人： 시바타무네카즈 , 아라이가즈야 , 다카노겐지 , 이이다겐지
IPC分类号： H05K3/42
摘要： 본 발명은 무전해 도금에 의해 배선 패턴의 외표면에 확실하게 도금을 행할 수 있는 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
촉매 처리를 행한 절연층(13)의 표면에 무전해 도금에 의해 도금 시드층(20)을 형성하는 공정과, 이 도금 시드층의 표면에 레지스트 패턴을 형성하는 공정과, 이 레지스트 패턴을 마스크로 하여 상기 도금 시드층을 급전층으로 하는 전해 도금에 의해 배선 패턴(14)을 형성하는 공정과, 상기 레지스트 패턴을 제거한 후, 상기 도금 시드층이 노출되는 부위를 제거하고, 무전해 도금에 의해 상기 배선 패턴의 외표면에 무전해 도금(18)을 행하는 공정을 포함하는 배선 기판의 제조 방법에 있어서, 상기 도금 시드층(20)의 노출 부위를 제거한 후, 이방성 드라이 에칭에 의해 상기 절연층(13)이 노출되는 부위를 에칭하며, 계속해서 무전해 도금에 의해 상기 배선 패턴(14)의 외표면에 도금(18)을 행하는 것을 특징으로 한다.
摘要翻译：本发明的一个目的是提供一种制造布线板的方法，该布线板能够通过无电镀确实地镀敷布线图案的外表面。

5. 发明公开

KR1020070120013A 배선 기판의 제조 방법 失效
标题翻译：生产电路板的工艺
公开(公告)号：KR1020070120013A
公开(公告)日：2007-12-21
申请号：KR1020060110430
申请日：2006-11-09
申请人： 후지쯔 가부시끼가이샤
发明人： 다카노겐지 , 시바타무네카즈 , 아라이카즈야 , 가나이주니치 , 스기모토가오루
IPC分类号： H05K3/46 , H05K3/06
CPC分类号： H05K3/20 , H05K3/0097 , H05K3/06 , H05K3/423 , H05K3/4682 , H05K2201/0361 , H05K2201/096 , H05K2203/0156 , H05K2203/0384 , H05K2203/1536 , Y10T29/49117 , Y10T29/49126 , Y10T29/49128 , Y10T29/49155 , Y10T29/49165
摘要： A method for manufacturing a circuit board is provided to implement an LSI(Large Scale Integration) on the circuit board by planarizing a surface of the circuit board by burying a wiring pattern in an insulation layer. In a photolithography process, a third metal layer(65) of a 3-layer metal laminate(62) is etched to form a predetermined line pattern. A laminate electrically connected to a wiring pattern between layers through an insulation layer is formed on the wiring pattern by using a build-up process. The laminate is peeled from a base board between a first metal layer(63) and the base board. The first metal layer of the laminate is etched by using a second metal layer(64) as a barrier layer. The exposed second metal layer is etched.
摘要翻译：提供一种制造电路板的方法，通过将绝缘层中的布线图形掩埋而使电路板的表面平坦化，从而在电路板上实现LSI（大规模集成）。在光刻工艺中，蚀刻三层金属层压板（62）的第三金属层（65）以形成预定的线图案。通过使用积聚方法在布线图案上形成通过绝缘层电连接到层之间的布线图案的层压体。层压体从基板在第一金属层（63）和基板之间剥离。通过使用第二金属层（64）作为阻挡层来蚀刻层压体的第一金属层。暴露的第二金属层被蚀刻。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式