会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明公开
    • 반도체 소자의 제조방법
    • 制造半导体器件的方法
    • KR1020000073372A
    • 2000-12-05
    • KR1019990016623
    • 1999-05-10
    • 현대반도체 주식회사
    • 김홍석
    • H01L21/334
    • H01L29/4983H01L21/28052H01L29/6659
    • PURPOSE: A method for manufacturing a semiconductor device is provided to prevent interconnection resistance of a gate electrode from increasing, by increasing a surface area of a silicide layer compared with a surface area of a polysilicon layer even if the size of the gate electrode is decreased. CONSTITUTION: A gate insulating layer(21) is formed on a semiconductor substrate(20). A conductive layer is formed on the gate insulating layer. The conductive layer is patterned to form a conductive layer pillar. A first silicide layer(24) is formed on a sidewall of the conductive layer pillar. A first impurity layer(26) is formed in the semiconductor substrate on both sides of the conductive layer pillar. A sidewall spacer(27) is formed at a side of the first silicide layer formed on the sidewall of the conductive layer pillar. A second impurity layer(28) is formed in the substrate existing at the outside of the sidewall spacer.
    • 目的:提供一种用于制造半导体器件的方法,以便即使栅电极的尺寸减小,通过增加与多晶硅层的表面积相比硅化物层的表面积来增加栅电极的互连电阻 。 构成:在半导体衬底(20)上形成栅极绝缘层(21)。 导电层形成在栅绝缘层上。 将导电层图案化以形成导电层柱。 第一硅化物层(24)形成在导电层柱的侧壁上。 在导电层柱的两侧的半导体衬底中形成第一杂质层(26)。 侧壁间隔物(27)形成在形成在导电层柱的侧壁上的第一硅化物层的一侧。 在存在于侧壁间隔物的外侧的基板中形成第二杂质层(28)。
    • 2. 发明授权
    • 박막트랜지스터 제조방법
    • 薄膜晶体管的制造方法
    • KR100267755B1
    • 2000-10-16
    • KR1019930004169
    • 1993-03-18
    • 현대반도체 주식회사
    • 김홍석
    • H01L27/12
    • H01L29/66757H01L29/42384H01L29/78624
    • PURPOSE: A method for manufacturing a thin film transistor is provided to improve the characteristics of devices by forming a gate inclined to adjust the off current. CONSTITUTION: An oxide film(2) and a polysilicon(3) are deposited on a substrate(1) in turns, ions are injected thereon, and a heat treatment is performed thereon. A gate oxide film(4) and a gate polysilicon(20) are deposited on thereon. A photoresist film is formed on the region in which a gate is formed, and etched to be incline, so that the gate oxide film(4) except the region of the photoresist film is removed. At the same time, the gate polysilicon(20) is etched to be inclined, so that a gate is formed. A gate oxide film(22) is formed on the surface exposed by removing the photoresist film, a photoresist film is formed on the left surface of the gate, and the ions of n-type low density is injected into the surface, so that a n-drain(24) is formed on the right polysilicon(3) of the gate. The photoresist film is removed, a photoresist film is formed from the center of the gate to the left region of the n-drain(24), and the ions of n-type high density is injected into the surface, so that a source/drain(26) is formed on the both side of polysilicon(3). After the photoresist film is removed and a photoresist film(27) is formed on the surface except the both side of the gate oxide film(22), the gate oxide film(22) and the source/drain(26) except the region of the photoresist film(27) are removed by etching.
    • 目的:提供一种制造薄膜晶体管的方法,以通过形成倾斜的栅极来改善器件的特性以调节关断电流。 构成:将氧化膜(2)和多晶硅(3)依次淀积在基板(1)上,在其上注入离子,对其进行热处理。 栅极氧化膜(4)和栅极多晶硅(20)沉积在其上。 在形成栅极的区域上形成光致抗蚀剂膜,并蚀刻成倾斜,从而除去光致抗蚀剂膜的区域以外的栅氧化膜(4)。 同时,栅极多晶硅(20)被蚀刻成倾斜,从而形成栅极。 在通过除去光致抗蚀剂膜而暴露的表面上形成栅极氧化膜(22),在栅极的左表面形成光致抗蚀剂膜,并且将n型低密度的离子注入表面,使得 n栅极(24)形成在栅极的右侧多晶硅(3)上。 去除光致抗蚀剂膜,从栅极的中心到n-漏极(24)的左侧区域形成光致抗蚀剂膜,并且将n型高密度的离子注入表面,使得源极/ 漏极(26)形成在多晶硅(3)的两侧。 在除去光致抗蚀剂膜之后,除了栅极氧化膜(22)的两侧之外的表面上形成光致抗蚀剂膜(27),栅极氧化膜(22)和源极/漏极(26)除了 通过蚀刻去除光致抗蚀剂膜(27)。
    • 6. 发明授权
    • 반도체장치의 제조방법
    • 空值
    • KR100271801B1
    • 2000-11-15
    • KR1019980016694
    • 1998-05-11
    • 현대반도체 주식회사
    • 라사균김홍석
    • H01L29/41
    • PURPOSE: A method for manufacturing a semiconductor device is provided to restrain efficiently a short channel effect and prevent a channeling effect by forming a double self HLDD(Halo Lightly Doped Drain) transistor. CONSTITUTION: A field oxide layer(22) for defining an active region and a field region is formed on a semiconductor substrate(21). A gate oxide layer(23) is formed by performing a thermal oxidation process for a surface of the semiconductor substrate(21). A polysilicon layer(24) is deposited on the gate oxide layer(23) by using a CVD(Chemical Vapor Deposition) method. A gate meta layer(25) and a nitride layer(26) are formed thereon. Gates(25,24) are defined by stripping parts of the nitride layer(26), the gate metal layer(25), the polysilicon layer(24), and the gate oxide layer(23). Halo ions are implanted on the whole surface of the substrate(21). A semi-LDD(Lightly Doped Drain) layer(31) is formed by depositing an oxide layer and a nitride layer or an SiON layer on the surface of the substrate. An LDD ion implantation process is performed on the substrate(21). A gate sidewall(29) is formed by depositing and etching a nitride layer and an oxide layer on the whole surface of the substrate(21). A source/drain is formed by performing an ion implantation process. An interlayer dielectric, a metal line, and a passivation layer are formed sequentially thereon.
    • 目的:提供一种用于制造半导体器件的方法,以有效地抑制短沟道效应,并通过形成双自HLDD(Halo Lightly Doped Drain)晶体管来防止沟道效应。 构成:在半导体衬底(21)上形成用于限定有源区和场区的场氧化物层(22)。 通过对半导体基板(21)的表面进行热氧化处理,形成栅极氧化物层(23)。 通过使用CVD(化学气相沉积)方法在栅极氧化物层(23)上沉积多晶硅层(24)。 在其上形成栅极层(25)和氮化物层(26)。 栅极(25,24)由氮化物层(26),栅极金属层(25),多晶硅层(24)和栅极氧化物层(23)的剥离部分来限定。 卤素离子注入到基底(21)的整个表面上。 通过在衬底的表面上沉积氧化物层和氮化物层或SiON层来形成半LDD(轻掺杂漏极)层(31)。 在衬底(21)上执行LDD离子注入工艺。 通过在衬底(21)的整个表面上沉积和蚀刻氮化物层和氧化物层来形成栅极侧壁(29)。 通过进行离子注入工艺形成源极/漏极。 层间电介质,金属线和钝化层依次形成。
    • 7. 发明公开
    • 반도체장치의 모스소자 제조방법
    • 用于制造半导体器件的MOS器件的方法
    • KR1019990042195A
    • 1999-06-15
    • KR1019970062925
    • 1997-11-26
    • 현대반도체 주식회사
    • 김홍석
    • H01L21/00
    • 본 발명은 반도체장치의 제조방법에 관한 것으로서 특히, 전자빔 리소그라피(E-beam lithography)를 사용하지 아니하고 종래의 광학 리소그래피(optical lithography)를 사용할 수있기에 적당하도록 한 반도체장치의 모스소자(metal-oxide silicon device) 제조방법을 제공한다.
      따라서 본 발명에 따른 반도체장치의 제조방법은제 1 도전형 반도체기판상의 소정부위에 필드산화막을 형성하여 활성영역과 필드영역을 격리하는 단계와, 반도체기판 상의 활성영역 내의 게이트 형성영역에 게이트절연막을 형성하는 단계와, 게이트 절연막 상에 제 1 도전층을 형성하는 단계와, 제 1 도전층상에 캡핑용 절연막을 형성하는 단계와, 캡핑용 절연막과 제 1 도전층의 일부를 제거하여 게이트를 형성하는 단계와, 게이트 및 잔류한 캡핑용 절연막을 이용하여 게이트 절연막, 필드산화막의 일부를 제거하여 반도체 기판의 일부를 노출시키는 단계와, 게이트의 하부에 잔류한 필드산화막의 밑에 제 2 도전형 저농도 불순물주입 영역을 형성하는 단계와, 저농도 불순물주입 영역과 인접한 반도체기판 부위에 제 2 도전형 고농도 불순물주입 영역� � 형성하는 단계로 이루어진다.
    • 8. 发明授权
    • 마스크 제조방법
    • 方法制作面膜
    • KR100172816B1
    • 1999-03-30
    • KR1019910000461
    • 1991-01-14
    • 현대반도체 주식회사
    • 김홍석
    • H01L21/00
    • G03F1/29
    • 본 발명은 패이스-쉬프트(Phase-Shift) 마스트(Mask) 제조방법에 관한 것으로, 특히 패이스-쉬프트 금속물질의 위치와 크기 및 두께를 안정화시키는데 적당하도록 한 마스크 제조방법에 관한 것이다.
      종래의 기술구성의 패이스-쉬프트 마스크 제조방법은 수정판 위에 크롬과 PMMA를 증착하여 구성하였으며, PMMA의 두께가 변화하면 엣지측면을 정확히 조절하기 어렵고 크롬 측면의 에칭정도를 정확히 조절하기 어려운 단점이 있으며 PMMA의 내구성이 좋지 못한 문제점이 있었다.
      이에 따라 본 발명은 상기한 문제점을 해결하기 위한 것으로써, 수정판 위에 크롬과 실리콘을 증착하여 크롬과 실리콘을 전자빔에 의해 에칭한 후 실리콘을 산화시켜 크롬과 실리콘 산화막의 크기를 조절할 수 있도록 하였다.
      따라서 크롬과 실리콘 산화막의 엣지측면의 두께 및 크기가 안정적이며, 실리콘 산화막의 패이스-쉬프트를 사용하므로 내구성이 우수한 효과가 있다.