专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020010076621A 저온소성 세라믹 기판을 이용한 표면 탄성파 발진기 모듈 失效
标题翻译：使用低温合成陶瓷基板的表面声波振荡器模块
公开(公告)号：KR1020010076621A
公开(公告)日：2001-08-16
申请号：KR1020000003872
申请日：2000-01-27
申请人： 한국전자통신연구원
发明人： 현석봉 , 박성수 , 주철원 , 이영민 , 이상복
IPC分类号： H03B5/32
摘要： PURPOSE: A surface acoustic wave(SAW) oscillator module using low temperature co-fired ceramic substrate is provided to reduce stray capacitance component of the SAW oscillator and broaden a frequency trimming region as much as the frequency shift can be amended, thereby correctly synchronizing the output frequency of a temperature compensation oscillator or a reference frequency generator with a frequency requiring each kind of wireless communication machine. CONSTITUTION: A passive element array installed onto a low temperature co-fired ceramic substrate(17) and includes a selective switch, which is controlled by a digital signal, adjusting the entire inductance or capacitance. A SAW oscillator(10) installed onto a low temperature co-fired ceramic substrate(17) and provides stable oscillated frequency. An IC chip(16) includes a control circuit which controls the passive element array and circuit related to oscillation and temperature compensation, if it is necessary to compensate for them.
摘要翻译：目的：提供一种使用低温共烧陶瓷基板的表面声波（SAW）振荡器模块，以减少SAW振荡器的杂散电容分量，并可以使频率修整区域变宽，可以修改频移，从而正确地同步具有需要各种无线通信机的频率的温度补偿振荡器或参考频率发生器的输出频率。构成：安装在低温共烧陶瓷基板（17）上的无源元件阵列，并包括由数字信号控制的选择开关，调节整个电感或电容。安装在低温共烧陶瓷基片（17）上的SAW振荡器（10）并提供稳定的振荡频率。如果需要补偿它们，则IC芯片（16）包括控制无源元件阵列和与振荡和温度补偿相关的电路的控制电路。

2. 发明公开

KR1020010076614A 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법 失效
标题翻译：在制造多芯片模块基板的工艺中通过电镀制造金属线的方法
公开(公告)号：KR1020010076614A
公开(公告)日：2001-08-16
申请号：KR1020000003865
申请日：2000-01-27
申请人： 한국전자통신연구원
发明人： 주철원 , 이상복 , 이영민 , 박성수 , 현석봉 , 송민규
IPC分类号： H01L21/28
摘要： PURPOSE: A method for manufacturing a metal line by an electroplating in process for manufacturing a multi-chip module substrate is provided to prevent a plating solution from being permeated in beneath a photosensitive film by forming an insulating film increasing the adhesive force between a photosensitive film and a seed metal. CONSTITUTION: The method includes seven steps. The first step is(S1) to coat the surface of a wafer with the first insulating film. The second step(S2) is to deposit a seed metal for plating on the upper portion of the first insulating film using sputtering. The third step(S3) is to deposit the second insulating film on the sputtered seed metal. The fourth step(S4) is to coat a photosensitive film on the second insulating film. The fifth step(S5) is to expose and develop a pattern to plate and then etch the second insulating film formed on part from which the photosensitive film is removed. The sixth step(S6) is to electroplate a resultant of the fifth step with a conductive material. The seventh step(S7) is to remove the photosensitive film, etch the second insulating film and etch the seed metal to form a metal line.
摘要翻译：目的：提供一种通过在制造多芯片模块基板的方法中的电镀制造金属线的方法，以通过形成提高感光膜之间的粘合力的绝缘膜来防止电镀液渗入到感光膜的下面和种子金属。规定：该方法包括七个步骤。第一步是（S1）用第一绝缘膜涂覆晶片的表面。第二步骤（S2）是使用溅射法在第一绝缘膜的上部上淀积用于电镀的种子金属。第三步骤（S3）将第二绝缘膜沉积在溅射的种子金属上。第四步骤（S4）是在第二绝缘膜上涂布感光膜。第五步（S5）是曝光和显影图案，然后蚀刻形成在其上去除感光膜的部分上的第二绝缘膜。第六步骤（S6）是用导电材料电镀第五步骤的结果。第七步骤（S7）是去除感光膜，蚀刻第二绝缘膜并蚀刻种子金属以形成金属线。

3. 发明授权

KR100296708B1 반도체소자의금속배선형성방법 失效
公开(公告)号：KR100296708B1
公开(公告)日：2001-08-07
申请号：KR1019980032220
申请日：1998-08-07
申请人： 한국전자통신연구원
发明人： 주철원 , 이영민 , 이상복 , 박성수
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 제 1 금속 장벽층, 금속층 및 제 2 금속 장벽층으로 이루어진 금속 배선을 형성한 후, 전체 구조 상부에 제 3 금속 장벽층을 형성하고 플라즈마 에치-백 공정을 실시하여 금속 배선 측면에 금속 스페이서를 형성하는 것으로 이루어지는 반도체 소자의 금속 배선 형성 방법이 제시된다.

4. 发明公开

KR1020010053875A 내장형 자바가상머신을 위한 바이트코드 압축 방법 失效
标题翻译：用于压缩嵌入式JVM的字节码的方法
公开(公告)号：KR1020010053875A
公开(公告)日：2001-07-02
申请号：KR1019990054422
申请日：1999-12-02
申请人： 한국전자통신연구원
发明人： 배유석 , 손종문 , 한탁돈 , 맹혜선 , 강두진 , 이영민
IPC分类号： G06F9/30
摘要： PURPOSE: The method for compressing the byte-code for the embedded JVM(Java Virtual Machine) is provided to reduce the whole size of the byte-code by selecting the code block of a repeated java byte-code, building in a dictionary, and representing the compressed code in the internal of the byte-code. CONSTITUTION: The method comprises like the following. The repeated code blocks are constituted as the entry of the dictionary. The actual code blocks are deleted in the internal of the byte-code. The repeated code block is stored to the dictionary which composes of the length-fixed entries. The entry of the dictionary consists of a command, which means the compressed code, and of the index information about the dictionary entry. So, the size of the byte-code gets reduced. The 26_quick on the bottom of each code shows the end of compressing the code block.
摘要翻译：目的：为嵌入式JVM（Java虚拟机）的字节码进行压缩的方法是通过选择字典中重复的java字节码的代码块来减少字节码的整体大小，以及代表字节码内部的压缩代码。构成：该方法包括如下。重复的代码块被构成为字典的条目。实际的代码块在字节码的内部被删除。重复的代码块被存储到由长度固定的条目组成的字典中。字典的条目包括一个命令，这意味着压缩的代码以及关于字典条目的索引信息。所以，字节码的大小减少了。每个代码底部的26_quick显示了压缩代码块的结束。

5. 发明公开

KR1020000018920A 대면적 웨이퍼의 이송방법 无效
标题翻译：大尺寸波的运载方法
公开(公告)号：KR1020000018920A
公开(公告)日：2000-04-06
申请号：KR1019980036771
申请日：1998-09-07
申请人： 한국전자통신연구원
发明人： 이영민 , 이상복 , 주철원 , 박성수
IPC分类号： H01L21/68
摘要： PURPOSE: A large size wafer carrying method is provided to prevent damage of a large size wafer during a transporting by dividing the large size wafer by two or four. CONSTITUTION: A large size wafer carrying method comprises the steps of equally dividing a large-sized wafer into many parts, containing the divided wafer parts in a wafer carrier fabricated according to a size of the divided wafer part, and carrying the divided wafer parts to a packaging process line. The wafer is divided by a diamond wheel or a scribe and break method.
摘要翻译：目的：提供大尺寸晶片承载方法，以通过将大尺寸晶片分成两个或四个来防止在传输期间损坏大尺寸晶片。构成：大尺寸晶片承载方法包括以下步骤：将大尺寸晶片等分成多个部分，将分割的晶片部分包含在根据分割晶片部分的尺寸制造的晶片载体中，并将分割的晶片部分包装生产线。该晶片由金刚石轮或划线和断裂法分开。

6. 发明公开

KR1019990085203A 도전성 패드가 박힌 테이프 및 그 제조 방법과 이 테이프를 이용한 반도체 소자의 패키지 无效
标题翻译：其中嵌入有导电垫的带，制造带的方法以及使用该带的半导体装置的封装
公开(公告)号：KR1019990085203A
公开(公告)日：1999-12-06
申请号：KR1019980017431
申请日：1998-05-14
申请人： 한국전자통신연구원
发明人： 이영민 , 이상복 , 주철원 , 박흥옥 , 백종태 , 김보우
IPC分类号： H01L23/00
摘要： 본 발명은 LGA(land grid array) 형태를 갖는 패키지(package)에서 표면실장을 가능하게 하는 도전성 패드가 박힌 테이프를 이용한 에리어 어레이 패키지(area array package) 제조방법에 관한 것이다.
종래의 LGA는 표면 실장형인 BGA(ball grid array) 패키지와 삽입형인 PGA(pin grid array) 패키지로 구분된다. BGA의 경우 랜드 패드(land pad)에 개 개의 솔더볼(solder ball)을 부착하는 방법을 사용하는데, 솔더볼 부착 공정 중에 솔더볼 탈락 혹은 인접 솔더볼과 단락되는 불량이 발생하기 쉽다. 특히 최근의 CSP(chip scale package)와 같은 미세 피치(fine pitch) BGA의 경우에는 작은 솔더볼을 부착해야 하므로 이러한 불량이 아주 높다. 본 발명에서는 플랙서블(flexible) 한 폴리머 테이프에 레이저 가공이나 사진전사 공법을 이용하여 일정하고 미세한 피치(pitch)를 갖는 비아 홀(via hall)를 형성하고 폴리머와 접착성이 좋은 점착 층를 얇게 증착한 후에 전기도금으로 비아 홀를 채워 양쪽에 반원형태의 도전성 패드를 만든다. 이렇게 만들어 진 MEMT(metal embedded matrix tape)를 LGA 패키지의 랜드 패드에 접착 시킨 후에 용융가열(reflow)하여 솔더 패드를 부착하는 방법으로서, 종래의 솔더 볼을 개별로 부착하는 방법과 비교하여 부착 방법을 매우 단순화할 수 있다.

7. 发明授权

KR100346786B1 웨이퍼 레벨 패키지의 제작방법 및 그 구조 失效
标题翻译：晶圆级封装的结构及其制造方法
公开(公告)号：KR100346786B1
公开(公告)日：2002-08-01
申请号：KR1019990022717
申请日：1999-06-17
申请人： 한국전자통신연구원
发明人： 이영민 , 이상복
IPC分类号： H01L23/48
CPC分类号： H01L2224/11
摘要： 본발명은웨이퍼레벨패키지의제작방법및 그구조에관한것으로서, 특히, 도금방법에의해구리(Cu) 혹은니켈(Ni) 등과같은중심금속(core metal)을솔더볼(solder ball) 내부에삽입하여균열진전에대한저항을높이고솔더접합신뢰성을향상시키도록하였으며, 전기배선이재분배된 Si 웨이퍼위에응력완화층을두껍게도포한후 솔더볼을형성함으로써, 대면적의 WL-패키지의신뢰성을대폭향상시키도록하는것을특징으로한다.

8. 发明授权

KR100322478B1 저온소성 세라믹 기판을 이용한 표면 탄성파 발진기 모듈 失效
标题翻译：表面声波振荡器模块采用低温烧制陶瓷基板
公开(公告)号：KR100322478B1
公开(公告)日：2002-02-07
申请号：KR1020000003872
申请日：2000-01-27
申请人： 한국전자통신연구원
发明人： 현석봉 , 박성수 , 주철원 , 이영민 , 이상복
IPC分类号： H03B5/32
摘要： 본 발명은 표면 탄성파 공진기와 다중칩 모듈 기판에 내장된 인덕터 및 커패시터 어레이, 온도 보상회로들로 구성되어 내장된 수동 소자 어레이의 조절에 의한 공진 주파수의 보정이 가능한 고주파 발진기 모듈에 관한 것이다.
본 발명은 비교적 저가격이면서 각종 수동 소자들을 안정적으로 내장할 수 있는 저온소성 세라믹을 모듈의 기판으로 사용하고, 여기에 공정이 완료된 표면탄성파 공진기와, 발진기 구성에 필요한 집적회로 칩들을 실장하는 다중칩 모듈 구조로 구성한다. 그리고 다중칩모듈 기판에 내장된 수동소자 어레이 중에서 선택된 인덕터와 커패시터를 표면 탄성파 공진기의 신호 출력선 및 접지선에 연결하여 공진기의 주파수 보정 영역을 넓힘으로써, 지금까지 공정 변수의 영향을 받아서 주파수가 정확하게 정해지지 못했던 표면 탄성파 공진기의 공진 주파수를 모듈 조립 단계에서 자동으로 조정할 수 있도록 한다.

9. 发明公开

KR1020010002755A 웨이퍼 레벨 패키지의 제작방법 및 그 구조 失效
标题翻译：制造水平包装及其结构的方法
公开(公告)号：KR1020010002755A
公开(公告)日：2001-01-15
申请号：KR1019990022717
申请日：1999-06-17
申请人： 한국전자통신연구원
发明人： 이영민 , 이상복
IPC分类号： H01L23/48
CPC分类号： H01L2224/11
摘要： PURPOSE: A wafer level package manufacturing method and structure thereof are provided to replace complicate and expensive CSP with a cost-effective WL-package and to eliminate additional assembly process. CONSTITUTION: A wafer level package structure includes a wafer in which a semiconductor wafer substrate(21), a passivation layer(22) and a metal pad plate(23) are sequentially formed. Poly layers(24,25), a metal line(26) and a solder ball pad(27) are formed on the wafer. The solder ball is mounted on the solder ball pad. Core metals such as Cu or Ni are injected into the solder ball by means of plating method, in order to improve junction reliability of the solder ball. A stress relaxation layer is thickly applied on the wafer in which electrical lines are redistributed and the solder ball is then formed in order to significantly improve reliability of the WL-package of a large area.
摘要翻译：目的：提供晶圆级封装制造方法及其结构，以便以成本有效的WL封装替代复杂且昂贵的CSP，并消除额外的组装过程。构成：晶片级封装结构包括其中依次形成半导体晶片衬底（21），钝化层（22）和金属焊盘（23）的晶片。在晶片上形成多层（24,25），金属线（26）和焊球垫（27）。焊球安装在焊球垫上。通过电镀法将诸如Cu或Ni的核心金属注入焊球，以改善焊球的结点可靠性。将应力松弛层厚施加在其上重新分布电线的晶片上，然后形成焊球，以显着提高大面积WL封装的可靠性。

10. 发明公开

KR1020000019704A 멀티칩모듈기판및그제조방법 失效
标题翻译：多芯片模块基板及其制造方法
公开(公告)号：KR1020000019704A
公开(公告)日：2000-04-15
申请号：KR1019980037942
申请日：1998-09-15
申请人： 한국전자통신연구원
发明人： 주철원 , 이상복 , 이영민 , 박성수
IPC分类号： H05K3/00
CPC分类号： H05K1/184 , H05K1/115 , H05K3/0023 , H05K3/048
摘要： PURPOSE: A method for fabricating a multi chip module substrate is provided to realize a miniaturization of a multi chip module(MCM) by embedding a resistor. CONSTITUTION: A method for fabricating a multi chip module substrate comprises the steps of: forming an oxide film on a base substrate(10); sequentially forming a ground layer(20), a first insulating layer(72), and a power layer(30); wherein the ground layer is configured by piling a first seed metal layer and a first main metal layer, the first insulation film has a first via hole, and the power layer is configured by piling a second seed metal layer and a second main metal layer; forming a second insulation film(74) having a second via hole on the power layer to then form a resistor(100) at a selected portion of the second insulation film; forming on the second insulation film a first signal layer(40) which is connected to both ends of the resistor and is configured by piling a third seed metal layer and a third main metal layer; forming a third insulation film having a third via hole on an entire structure comprising the first signal layer to then form on the third insulating layer a second signal layer(50) which is configured by piling a fourth seed metal layer and a fourth main metal layer; and forming a fourth insulation film having a fourth via hole on an entire structure comprising the second signal layer to then form on the fourth insulating layer a pad layer which is configured by piling a fifth seed metal layer and a fifth main metal layer;
摘要翻译：目的：提供一种制造多芯片模块基板的方法，通过嵌入电阻实现多芯片模块（MCM）的小型化。构成：制造多芯片模块衬底的方法包括以下步骤：在基底衬底（10）上形成氧化膜; 依次形成接地层（20），第一绝缘层（72）和功率层（30）; 其中，所述接地层通过堆叠第一种子金属层和第一主金属层构成，所述第一绝缘膜具有第一通孔，所述功率层通过堆叠第二种子金属层和第二主金属层构成; 在功率层上形成具有第二通孔的第二绝缘膜（74），然后在第二绝缘膜的选定部分形成电阻（100）; 在所述第二绝缘膜上形成连接到所述电阻器的两端的第一信号层（40），并且通过堆叠第三种子金属层和第三主金属层构成; 在包括第一信号层的整个结构上形成具有第三通孔的第三绝缘膜，然后在第三绝缘层上形成第二信号层（50），该第二信号层通过堆叠第四种子金属层和第四主金属层 ; 以及在包括所述第二信号层的整个结构上形成具有第四通孔的第四绝缘膜，然后在所述第四绝缘层上形成通过堆叠第五种子金属层和第五主金属层构成的焊盘层;

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式