专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019990068978A 절연 게이트 바이폴라 트랜지스터의 제조 방법 有权
标题翻译：制造绝缘栅双极晶体管的方法
公开(公告)号：KR1019990068978A
公开(公告)日：1999-09-06
申请号：KR1019980002928
申请日：1998-02-03
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현
IPC分类号： H01L29/78
摘要： 본 발명은 향상된 스위칭 속도를 갖는 IGBT의 제조 방법에 관한 것으로, p+형 반도체 기판 상에 고농도 n형 불순물 이온을 주입하거나 고농도 n형 불순물을 고온에서 침적시킨다. 반도체 기판 상에 n-형 에피층을 형성한다. 반도체 기판을 열처리하여 고농도 n형 불순물을 확산시켜서 반도체 기판 내에 n+형 버퍼층을 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 이온 주입 공정 또는 불순물 침적 공정을 사용하여 n+형 버퍼층의 농도를 1E17 atoms/cm
3 이상의 고농도로 증가시킬 수 있고, 이로써 빠른 스위칭 속도를 갖는 IGBT를 구현할 수 있다.

2. 发明授权

KR100299912B1 절연 게이트 바이폴라 트랜지스터의 제조 방법 有权
公开(公告)号：KR100299912B1
公开(公告)日：2001-12-17
申请号：KR1019980002928
申请日：1998-02-03
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현
IPC分类号： H01L29/78
摘要： PURPOSE: A method for fabricating an insulating gate bipolar transistor is provided to enhance a switching characteristic by improving a fabricating method of an IGBT(Insulated Gate Bipolar Transistor). CONSTITUTION: High density n type dopant ions(120) are implanted into an upper portion of a p+ type semiconductor substrate(100). The p+ type semiconductor substrate(100) has a density range of 5E17 to 5E19 atom/cm¬3. The high density n type dopant ions(120) have a dose within a range of 5E14 to 5E19 atom/cm¬2. The high density n type dopant ions(120) are formed with one of phosphorous, arsenic, and antimony. An n- type epitaxial layer is formed on the high density n type dopant ions(120). The n- type epitaxial layer has a density range of 5E13 to 5E14 atoms/cm¬3. An n+ type buffer layer is formed by diffusing the high density n type dopant ions(120).

3. 发明公开

KR1019980055025A 반도체 소자의 제조방법 无效
公开(公告)号：KR1019980055025A
公开(公告)日：1998-09-25
申请号：KR1019960074231
申请日：1996-12-27
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현
IPC分类号： H01L21/265
摘要： 본 발명은 반도체소자의 제조방법에 관한 것으로서, 고농도 제 1 도전형 반도체기판 상에 이온주입법을 이용하여 고농도 제 2 도전형 불순물층을 형성하는 것을 특징으로 한다.

4. 发明公开

KR1019970054542A 고속 스위칭과 완만한 역회복 특성을 갖는 다이오드 제조 방법 无效
标题翻译：具有快速开关和轻缓反向恢复特性的二极管制造方法
公开(公告)号：KR1019970054542A
公开(公告)日：1997-07-31
申请号：KR1019950054396
申请日：1995-12-22
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현
IPC分类号： H01L29/86
摘要： 고속 스위칭과 완만한 역회복 특성을 갖는 다이오드 제조방법에 대해 기재되어 있다. 이는, N형의 고농도 불순물층과 N형의 저농도 불순물층이 차례대로 적층되어 있는 실리콘 웨이퍼에, 인 이온과 보론 이온을 동시에 확산하여 P+/N/N-/N+ 구조의 다이오드를 형성하는 단계 및 금 및 백금 중 어느 하나의 중금속을 다이오드 속으로 확산시킴으로써 재결합 중심의 밀도가 기울기를 가지도록 하는 단계를 포함하는 것을 특징으로 한다. 따라서, 스위치 오프시 역전류 최대치를 줄일 수 있고, 소프트 회복 특성을 가질 수 있다.

5. 发明公开

KR1020000009090A 고내압 다이오드 및 그 제조방법 无效
标题翻译：高耐受电压二极管及其方法
公开(公告)号：KR1020000009090A
公开(公告)日：2000-02-15
申请号：KR1019980029281
申请日：1998-07-21
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현 , 김남진
IPC分类号： H01L21/20
摘要： PURPOSE: A high withstand voltage diode and method thereof are provided to improve a reverse recovery of high speed by restraining a focusing an electric field to stepped region between an anode junction and a ring junction regions. CONSTITUTION: The diode comprises a semiconductor substrate(12) of a first conductive type; an epitaxial layer(14) of a first conductive type formed on the substrate and relatively lightly doped compared to the substrate(12); an anode junction region(34) of a second conductive type formed on the epitaxial layer(14) and having a shallow junction; a plurality of ring junction regions(30) formed at edge portions of the anode junction region(34) and having a deep junction; and an inter-medium junction region(32) formed at contact portion between the anode junction region and the ring junction region, wherein the junction depth is deep compared to the anode junction region(34) and is shallow compared to the ring junction region(30).
摘要翻译：目的：提供一种高耐压二极管及其方法，通过将电场聚焦到阳极结和环结区域之间的阶梯区域来提高高速度的反向恢复。构成：二极管包括第一导电类型的半导体衬底（12）形成在所述衬底上且与所述衬底（12）相比相对轻掺杂的第一导电类型的外延层（14）; 形成在所述外延层（14）上并且具有浅结的第二导电类型的阳极结区域（34）形成在所述阳极结区域（34）的边缘部分并且具有深结的多个环结区域（30）以及形成在阳极接合区域和环结区域之间的接触部分处的中间间结区域（32），其中结深度与阳极结区域（34）相比较深，并且与环结区域 30）。

6. 发明公开

KR1019990025080A 모스컨트롤다이오드및그제조방법 失效
公开(公告)号：KR1019990025080A
公开(公告)日：1999-04-06
申请号：KR1019970046540
申请日：1997-09-10
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현
IPC分类号： H01L29/749
摘要： 다수 캐리어 소자인 MOSFET의 게이트 전극을 드레인과 접지시켜 두 개의 단자를 갖도록 구성함으로써 별도의 역방향 회복 시간(Reverse Recovery Time)을 개선하기 위한 공정을 진행하지 않고도 스위칭 속도와 역방향 누설전류 특성이 개선된 모스 콘트롤 다이오드에 대하여 개시한다. 이러한 모스 컨트롤 다이오드는 반도체 기판의 표면에 형성된 게이트 산화막에 불연속 영역을 구성하여 도전물질인 게이트 전극이 반도체 기판에 연결되도록 구성함으로써 달성이 가능하다. 또한, 반도체 기판에 트랜치를 형성하여 게이트 산화막을 트래치의 양측벽에 형성하고 게이트 전극은 트랜치 바닥을 통하여 반도체 기판과 연결되도록 구성할 수도 있다. 반도체 기판의 표면, 또는 트랜치 형태로 구성된 게이트 전극은 복수개로 형성하여 순방향 도통전압을 낮추는 것이 적합하다.

7. 发明公开

KR1019980067237A 반도체 소자의 제조 방법 无效
公开(公告)号：KR1019980067237A
公开(公告)日：1998-10-15
申请号：KR1019970003153
申请日：1997-01-31
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현
IPC分类号： H01L21/22
摘要： 본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 제 1 도전형의 반도체 기판과, 상기 제 1 도전형의 반도체 기판 위에 고농도 및 저농도의 이중 층으로 형성된 제 2 도전형의 불순물층과, 상기 저농도의 불순물층에 다수의 셀로 형성된 제 1 도전형의 웰 영역과, 상기 웰 영역 내에 각 각 형성된 제 2 도전형의 고농도 에미터 영역과, 상기 에미터 영역 위에 각 각 형성된 에미터 전극과, 게이트 산화막 위에 형성된 게이트 전극으로 구비된 반도체 소자에 있어서, 상기 제 2 도전형의 불순물층 중 고농도의 불순물층은 포스포러스 프리 디포지션(Phosphorus Pre deposition)법을 이용하여 형성시키는 것을 특징으로 한다.
따라서, 본 발명에 의하면, 종래의 기술보다 더욱 고농도의 버퍼층을 형성하게 됨으로써 정공의 주입을 더욱 억제할 수 있으므로 스위칭 속도를 더욱 향상시킬 수 있는 효과가 있다.

8. 发明授权

KR100304716B1 모스컨트롤다이오드및그제조방법 失效
标题翻译： MOS控制二极管及其制造方法
公开(公告)号：KR100304716B1
公开(公告)日：2001-11-02
申请号：KR1019970046540
申请日：1997-09-10
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현
IPC分类号： H01L29/749
摘要： PURPOSE: A MOS control diode and a method for manufacturing the same are provided to improve switching speed and reverse leakage current characteristics by comprising to have two terminals for grounding a gate electrode and a drain of a MOSFET(Metal Oxide Semiconductor Field Effect Transistor). CONSTITUTION: A base well region(106) of a second conductive type is formed on a substrate(100) of a first conductive type by performing a first ion implanting process. A source well region(110) of the first conductive type is formed into the base well region by performing a second ion implanting process on the resultant structure. A trench is formed by etching any portion of the substrate having the source well region. A gate oxide layer(102) is formed on both side of the trench. A gate electrode(108) is formed by burring the trench. An insulating layer(112) is formed to expose a part of the source well region and to cover entirely a top surface of the gate electrode.

9. 发明公开

KR1020000026245A 도선테 无效
标题翻译：领导框架
公开(公告)号：KR1020000026245A
公开(公告)日：2000-05-15
申请号：KR1019980043702
申请日：1998-10-19
申请人： 페어차일드코리아반도체 주식회사
发明人： 김호현 , 김남진
IPC分类号： H01L21/60
CPC分类号： H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/48472 , H01L2224/49113 , H01L2224/73265 , H01L2924/00014 , H01L2924/00
摘要： PURPOSE: A lead frame is provided to easily assemble two diodes having a common anode electrode structure. CONSTITUTION: A lead frame for assembling two diodes comprises: a lead frame plate(600) composed of conductive material on which two diodes are mounted; and three leads(610, 620) disposed in parallel with each other, the leads being connected to an external electrode. The central lead(620) among the three leads is not connected to the lead frame and the rest(610) of the three leads are connected to the lead frame.
摘要翻译：目的：提供引线框架，以便于组装具有共同阳极电极结构的两个二极管。构成：用于组装两个二极管的引线框架包括：由其上安装有两个二极管的导电材料构成的引线框架板（600）; 和彼此平行设置的三个引线（610,620），所述引线连接到外部电极。三个引线之间的中心引线（620）未连接到引线框，并且三个引线的其余部分（610）连接到引线框架。

10. 发明公开

KR1019990085645A 반도체 소자의 다이오드 및 그 제조방법 有权
标题翻译：半导体器件的二极管及其制造方法
公开(公告)号：KR1019990085645A
公开(公告)日：1999-12-15
申请号：KR1019980018200
申请日：1998-05-20
申请人： 페어차일드코리아반도체 주식회사
发明人： 김남진 , 김호현
IPC分类号： H01L21/329
摘要： 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 느린 역전류 감소 (soft recovery) 특성을 갖는 반도체 소자의 다이오드 및 그 제조방법에 관한 것이다. 제1 N+층은 캐소드 전극과 접한다. N- 에피텍셜층은 제1 N+층 상에 형성되어 있다. P-층은 N- 에피텍셜층과 물결모양의 접합이 이루도록 그 표면 근방에 형성되어 있다. 제2 N+층은 P-층의 표면 근방에 선택적으로 형성되고, P-층과 함께 애노드 전극과 접한다. 제2 N+층은 상기 P-층 중에서 물결모양의 접합이 깊게 형성되는 부분에 형성되어 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式