专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170096987A 반도체 디바이스의 제조 방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020170096987A
公开(公告)日：2017-08-25
申请号：KR1020170103168
申请日：2017-08-14
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리옌루 , 리치홍 , 쿠오치엔아이 , 팅헹웬 , 타이정치 , 수릴리 , 린츠칭
IPC分类号： H01L29/78 , H01L29/66 , H01L29/423
CPC分类号： H01L29/0649 , H01L21/0243 , H01L21/02433 , H01L21/02529 , H01L21/0262 , H01L21/283 , H01L21/30604 , H01L21/3065 , H01L21/76224 , H01L21/764 , H01L29/0847 , H01L29/66795 , H01L29/785 , H01L29/7855 , H01L29/4236 , H01L29/66287 , H01L29/7831 , H01L29/7846 , H01L2924/13067
摘要： 반도체디바이스는기판, 적어도하나의제1 격리구조물, 적어도 2개의제2 격리구조물, 및에피택시구조물을포함한다. 기판은내부에복수의반도체핀들을가진다. 제1 격리구조물은반도체핀들사이에배치된다. 반도체핀들은제2 격리구조물사이에배치되며, 제2 격리구조물들은기판안으로제1 격리구조물보다더 깊이연장된다. 에피택시구조물은반도체핀들상에배치된다. 적어도하나의보이드는제1 격리구조물과에피택시구조물사이에존재한다.
摘要翻译：该半导体器件包括衬底，至少一个第一隔离结构，至少两个第二隔离结构和外延结构。衬底中具有多个半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间，并且第二隔离结构比第一隔离结构更深地延伸到衬底中。外延结构设置在半导体鳍片上。在第一隔离结构和外延结构之间存在至少一个空隙。

2. 发明授权

KR101297935B1 반도체 장치 및 반도체 장치의 제조 방법 有权
标题翻译：半导体器件和制造半导体器件的方法
公开(公告)号：KR101297935B1
公开(公告)日：2013-08-19
申请号：KR1020110133645
申请日：2011-12-13
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 수릴리 , 차이팡엔 , 리체리앙 , 리치홍 , 이엔루 , 유밍화
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7848 , H01L21/823412 , H01L21/823418 , H01L21/823425 , H01L21/823481 , H01L21/823807 , H01L21/823814 , H01L21/823878 , H01L27/0617 , H01L29/045 , H01L29/0653 , H01L29/0843 , H01L29/66636 , H01L29/66659 , H01L29/7835
摘要： 반도체 장치를 제조하는 방법이 개시된다. 변형 물질이 기판의 캐비티에 형성되고 기판의 분리 구조에 인접하다. 변형 물질은 기판의 표면 위에서 코너를 갖는다. 개시된 방법은 캐리어 이동도를 향상시키고 장치 성능을 업그레이드하기 위해서 기판의 캐비티에서 증가된 부분을 갖고 분리 구조에 인접한 변형 물질을 형성하는 개선된 방법을 제공한다. 이 개선된 형성 방법은 캐비티에 코너의 적어도 일부분을 재분배하기 위한 처리를 제공함으로써 달성된다.
摘要翻译：公开了一种制造半导体器件的方法。变形材料形成在衬底的空腔中并且与衬底的分离结构相邻。变形材料在衬底的表面上具有拐角。所公开的方法提供了形成邻近于具有基板结构的空腔的增加的部分的改性材料的改进的方法，以单独的升级，以提高载流子迁移率和器件性能。形成的改进的方法通过提供一种用于在空腔中的至少一个重新分配拐角的一部分的过程来完成的。

3. 发明公开

KR1020170032812A 반도체 디바이스 및 그 제조 방법 无效
标题翻译：半导体装置及其制造方法
公开(公告)号：KR1020170032812A
公开(公告)日：2017-03-23
申请号：KR1020150180376
申请日：2015-12-16
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리옌루 , 리치홍 , 쿠오치엔아이 , 팅헹웬 , 타이정치 , 수릴리 , 린츠칭
IPC分类号： H01L29/78 , H01L29/66 , H01L29/423
CPC分类号： H01L29/0649 , H01L21/0243 , H01L21/02433 , H01L21/02529 , H01L21/0262 , H01L21/283 , H01L21/30604 , H01L21/3065 , H01L21/76224 , H01L21/764 , H01L29/0847 , H01L29/66795 , H01L29/785
摘要： 반도체디바이스는기판, 적어도하나의제1 격리구조물, 적어도 2개의제2 격리구조물, 및에피택시구조물을포함한다. 기판은내부에복수의반도체핀들을가진다. 제1 격리구조물은반도체핀들사이에배치된다. 반도체핀들은제2 격리구조물사이에배치되며, 제2 격리구조물들은기판안으로제1 격리구조물보다더 깊이연장된다. 에피택시구조물은반도체핀들상에배치된다. 적어도하나의보이드는제1 격리구조물과에피택시구조물사이에존재한다.
摘要翻译：该半导体器件包括衬底，至少一个第一隔离结构，至少两个第二隔离结构和外延结构。衬底中具有多个半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间，并且第二隔离结构比第一隔离结构更深地延伸到衬底中。外延结构设置在半导体鳍片上。在第一隔离结构和外延结构之间存在至少一个空隙。

4. 发明授权

KR101802715B1 반도체 디바이스의 제조 방법 有权
公开(公告)号：KR101802715B1
公开(公告)日：2017-11-28
申请号：KR1020170103168
申请日：2017-08-14
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리옌루 , 리치홍 , 쿠오치엔아이 , 팅헹웬 , 타이정치 , 수릴리 , 린츠칭
IPC分类号： H01L29/78 , H01L29/66 , H01L29/423
CPC分类号： H01L29/0649 , H01L21/0243 , H01L21/02433 , H01L21/02529 , H01L21/0262 , H01L21/283 , H01L21/30604 , H01L21/3065 , H01L21/76224 , H01L21/764 , H01L29/0847 , H01L29/66795 , H01L29/785
摘要： 반도체디바이스는기판, 적어도하나의제1 격리구조물, 적어도 2개의제2 격리구조물, 및에피택시구조물을포함한다. 기판은내부에복수의반도체핀들을가진다. 제1 격리구조물은반도체핀들사이에배치된다. 반도체핀들은제2 격리구조물사이에배치되며, 제2 격리구조물들은기판안으로제1 격리구조물보다더 깊이연장된다. 에피택시구조물은반도체핀들상에배치된다. 적어도하나의보이드는제1 격리구조물과에피택시구조물사이에존재한다.

5. 发明授权

KR101701561B1 ＭＯＳ 디바이스들에서의 게르마늄 퍼센티지의 조절 有权
标题翻译：调制MOS器件中的德国百分比
公开(公告)号：KR101701561B1
公开(公告)日：2017-02-01
申请号：KR1020140092688
申请日：2014-07-22
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 곽쯔메이 , 리쿤무 , 송쉬에창 , 리치홍 , 리쯔리앙
IPC分类号： H01L29/78 , H01L29/94
CPC分类号： H01L29/7848 , H01L21/02532 , H01L21/28518 , H01L21/30604 , H01L21/30608 , H01L21/3065 , H01L21/3086 , H01L21/32053 , H01L21/76843 , H01L21/76855 , H01L21/823425 , H01L27/088 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/401 , H01L29/41783 , H01L29/45 , H01L29/456 , H01L29/665 , H01L29/66507 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/7833 , H01L29/7834
摘要： 집적회로구조물은반도체기판위의게이트스택, 및반도체기판내로연장하는개구를포함하며, 개구는게이트스택에인접해있다. 제1 실리콘게르마늄영역은개구에배치되고, 제1 실리콘게르마늄영역은제1 게르마늄퍼센티지를갖는다. 제2 실리콘게르마늄영역은제1 실리콘게르마늄영역위에있고, 제2 실리콘게르마늄영역은제1 게르마늄퍼센티지보다높은제2 게르마늄퍼센티지를갖는다. 금속실리사이드영역은제2 실리콘게르마늄영역과접촉하면서이 제2 실리콘게르마늄영역위에있다.
摘要翻译：集成电路结构包括半导体衬底上的栅极堆叠以及延伸到半导体衬底中的开口，其中开口与栅极堆叠相邻。第一硅锗区域设置在开口中，其中第一硅锗区域具有第一锗比例。第二硅锗区域覆盖在第一硅锗区域上，其中第二硅锗区域具有比第一锗比率高的第二锗百分比。金属硅化物区域与第二硅锗区域结合并接触。

6. 发明公开

KR1020150018381A ＭＯＳ 디바이스들에서의 게르마늄 퍼센티지의 조절 有权
标题翻译：调制MOS器件中的德国百分比
公开(公告)号：KR1020150018381A
公开(公告)日：2015-02-23
申请号：KR1020140092688
申请日：2014-07-22
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 곽쯔메이 , 리쿤무 , 송쉬에창 , 리치홍 , 리쯔리앙
IPC分类号： H01L29/78 , H01L29/94
CPC分类号： H01L29/7848 , H01L21/02532 , H01L21/28518 , H01L21/30604 , H01L21/30608 , H01L21/3065 , H01L21/3086 , H01L21/32053 , H01L21/76843 , H01L21/76855 , H01L21/823425 , H01L27/088 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/401 , H01L29/41783 , H01L29/45 , H01L29/456 , H01L29/665 , H01L29/66507 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/7833 , H01L29/7834 , H01L29/783 , H01L29/7831
摘要： 집적 회로 구조물은 반도체 기판 위의 게이트 스택, 및 반도체 기판 내로 연장하는 개구를 포함하며, 개구는 게이트 스택에 인접해 있다. 제1 실리콘 게르마늄 영역은 개구에 배치되고, 제1 실리콘 게르마늄 영역은 제1 게르마늄 퍼센티지를 갖는다. 제2 실리콘 게르마늄 영역은 제1 실리콘 게르마늄 영역 위에 있고, 제2 실리콘 게르마늄 영역은 제1 게르마늄 퍼센티지보다 높은 제2 게르마늄 퍼센티지를 갖는다. 금속 실리사이드 영역은 제2 실리콘 게르마늄 영역과 접촉하면서 이 제2 실리콘 게르마늄 영역 위에 있다.
摘要翻译： IC结构包括半导体衬底上的栅叠层和延伸到半导体衬底的开口。开口与栅极叠层相邻。第一硅锗区域布置在开口中。第一硅锗区域具有第一锗比例。第二硅锗区位于第一硅锗区上。第二硅锗区具有比第一锗百分比高的第二锗百分比。金属硅化物区域接触第二硅锗区域并且位于第二硅锗区域上。

7. 发明公开

KR1020130036692A 반도체 장치 및 반도체 장치의 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020130036692A
公开(公告)日：2013-04-12
申请号：KR1020110133645
申请日：2011-12-13
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 수릴리 , 차이팡엔 , 리체리앙 , 리치홍 , 이엔루 , 유밍화
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7848 , H01L21/823412 , H01L21/823418 , H01L21/823425 , H01L21/823481 , H01L21/823807 , H01L21/823814 , H01L21/823878 , H01L27/0617 , H01L29/045 , H01L29/0653 , H01L29/0843 , H01L29/66636 , H01L29/66659 , H01L29/7835
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve carrier mobility by increasing the lower side of strained materials in a source and drain recess cavity near a separation structure. CONSTITUTION: A separation feature is formed on a substrate. A gate stack is formed on the substrate(104). A recess cavity is formed on the substrate(106). The recess cavity is horizontally located between the gate stack and the separation feature. An epitaxial material is formed in the recess cavity(108). The epitaxial material has a corner in the recess cavity. A part of the corner is redistributed in the recess cavity. [Reference numerals] (102) Providing a semiconductor substrate having a gate structure; (104) Forming a gate spacer placing opposite sidewalls of the gate structure; (106) Performing an etching process for forming a recess in the substrate at both sides of the gate structure; (108) Epitaxially(epi) growing a strain feature in the recess; (110) Forming a cap layer on the strain feature; (112) Providing a treatment on the substrate; (114) Forming a contact feature on the cap layer; (116) Completing fabrication;
摘要翻译：目的：提供半导体器件及其制造方法，以通过增加分离结构附近的源极和漏极凹腔中的应变材料的下侧来改善载流子迁移率。构成：在基板上形成分离特征。在衬底（104）上形成栅叠层。在衬底（106）上形成凹槽。凹槽腔水平地位于栅极堆叠和分离特征之间。在凹腔（108）中形成外延材料。外延材料在凹腔中具有角部。角部的一部分重新分布在凹槽中。（102）提供具有栅极结构的半导体衬底; （104）形成栅极间隔件，其放置在栅极结构的相对侧壁上; （106）在栅极结构的两侧进行用于在基板中形成凹部的蚀刻工艺; （108）外延（epi）在凹槽中生长应变特征; （110）在应变特征上形成盖层; （112）在基材上进行处理; （114）在盖层上形成接触特征; （116）完成制作;

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式