专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101777381B1 PCL 수신기에서 적응 필터를 이용한 표적반사 신호의 도래각 추정 장치 및 방법 有权
公开(公告)号：KR101777381B1
公开(公告)日：2017-09-11
申请号：KR1020160173839
申请日：2016-12-19
申请人： 엘아이지넥스원 주식회사
发明人： 박진오 , 이원진 , 고재헌 , 박근호 , 김동규 , 김형남
IPC分类号： G01S3/10 , G01S13/02
CPC分类号： G01S3/10 , G01S2013/0263
摘要： 본발명의일실시에따른 PCL 수신기에서적응필터를이용한표적반사신호의도래각추정장치는, 배열안테나, 빔형성기및 적응필터를구비하여 PCL 위치탐지기반의고속이동표적에대한방위각및 고도각의도래각정보를추정하는장치에있어서, 상기배열안테나로수신되는표적반사신호와, 다수의클러터및 직접경로신호를포함하는간섭신호를함께수신하는환경에서안테나별 수신신호에대한간섭신호를적응필터링을통하여제거하여상기표적반사신호의도래각을추정하여 PCL 수신기의위치탐지성능을향상시킬수 있다.

2. 发明授权

KR101543379B1 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러 有权
标题翻译：用于使用MUTI-PLL合成频率的调度器
公开(公告)号：KR101543379B1
公开(公告)日：2015-08-11
申请号：KR1020140184831
申请日：2014-12-19
申请人： 엘아이지넥스원 주식회사
发明人： 이원진
IPC分类号： H03L7/07 , H03L7/16
摘要： 본 발명은 다중 PLL 구조의 주파수 합성 장치용 스케쥴러에 관한 것이다. 본 발명은 다수의 위상동기루프를 구비하는 다중 PLL 구조의 주파수 합성 장치용 스케쥴러에 있어서, 적어도 하나의 PLL(Phase Loop Lock) 주파수 설정 데이터를 획득 및 저장하며, 출력 요청 신호에 따라 현재 순서의 PLL 주파수 설정 데이터를 획득 및 출력하는 다수의 메모리 및 다수의 PLL 각각의 주파수 안정화 상태와 외부 프로세서의 동작 상태를 기반으로 상기 다수의 메모리 중 하나를 선택하고, 선택된 메모리에 출력 요청 신호를 제공하는 컨트롤러를 포함할 수 있다.
摘要翻译：本发明涉及多相锁相环结构的频率合成装置的调度器。具有多个锁相环（PLL）的多相锁定环结构的频率合成装置的调度器包括：多个存储器，用于获取和存储一个或多个PLL频率设置数据，并获取和输出当前的PLL频率根据输出请求信号设置数据; 以及控制器，其基于每个PLL的频率稳定状态和外部处理器的操作条件来选择存储器中的一个存储器，并将所述输出请求信号提供给所选择的存储器。

3. 发明授权

KR101543378B1 다중 위상 동기 루프 회로 구조의 주파수 합성 장치 및 이의 동작 방법 有权
标题翻译：使用MUTI-PLL合成频率的装置和方法及其方法
公开(公告)号：KR101543378B1
公开(公告)日：2015-08-11
申请号：KR1020140184830
申请日：2014-12-19
申请人： 엘아이지넥스원 주식회사
发明人： 이원진
IPC分类号： H03L7/07 , H03L7/16
摘要： 본 발명은 다중 위상 동기 루프 회로 구조의 주파수 합성 장치 및 이의 동작 방법에 관한 것으로, 상기의 다중 위상 동기 루프 회로 구조의 주파수 합성 장치는 기준 주파수를 발생 및 출력하는 기준 주파수 발생기; 상기 기준 주파수를 기준으로 하여 출력 주파수를 발진하되, PLL 주파수 설정 데이터에 따라 상기 출력 주파수의 주파수를 조정하는 n(n은 2 이상의 자연수)개의 위상동기루프; 적어도 하나의 PLL 주파수 설정 데이터를 획득 및 등록한 후 상기 n개 위상동기루프에 교대 출력함으로써, 현재 순서의 위상동기루프가 안정화된 출력 주파수를 발생하는 동안 다음 순서의 위상동기루프가 출력 주파수를 조정 및 안정화 동작을 수행하도록 하는 스케쥴러; 및 상기 스케쥴러의 제어하에 상기 n개 위상동기루프의 출력 주파수를 교대 출력하는 스위칭부;를 포함할 수 있다.
摘要翻译：本发明涉及具有多相锁相环电路结构的频率合成装置及其操作方法。具有多相锁定环路电路结构的频率合成装置包括：基准频率发生器，用于产生和输出参考频率; n（n是高于或等于2的自然数）锁相环（PLL），以使用参考频率作为参考来振荡输出频率，并根据PLL频率设置数据调整输出频率的频率; 调度器，用于获取和注册一个或多个PLL频率设置数据，然后将数据交替地输出到n个锁相环，以允许下一个锁相环调节和稳定输出频率，同时当前的锁相环产生稳定输出频率; 以及切换单元，用于在调度器的控制下交替地输出n个锁相环的输出频率。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式