专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020060024379A 직접 변환 수신용 주파수 변환 회로, 그것의 반도체집적회로 및 직접 변환 수신기 无效
标题翻译：直接转换接收的频率转换电路，其半导体集成电路和直接转换接收器
公开(公告)号：KR1020060024379A
公开(公告)日：2006-03-16
申请号：KR1020057022137
申请日：2004-06-11
申请人： 가부시키가이샤 도요다 지도숏키 , 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H03D7/12
CPC分类号： H01L29/66795 , H01L21/823807 , H01L21/82385 , H01L27/092 , H03D7/1441 , H03D7/1458 , H03D2200/0025 , H03D2200/0033 , H03D2200/0047
摘要： A rectangular parallelepiped protrusion part (21) having a height HB and a width WB is formed on a silicon substrate, and a gate oxide film is formed on portions of the top and side wall surfaces of the protrusion part (21). A source and a drain are formed on the two opposite sides of a gate electrode (26), thereby forming a MOS transistor. This MOS transistor is used to configure a frequency converting circuit and a reception circuit of direct conversion. In this way, the errors of I and Q signals in a frequency converting circuit of direct conversion reception can be reduced.
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突起部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。该MOS晶体管用于配置频率转换电路和直接转换的接收电路。以这种方式，可以减少直接转换接收的频率转换电路中的I和Q信号的误差。

2. 发明授权

KR100692945B1 리미터 회로 및 그 반도체 집적 회로 失效
标题翻译：限制电路和半导体集成电路
公开(公告)号：KR100692945B1
公开(公告)日：2007-03-12
申请号：KR1020057023955
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L27/092 , H01L29/78
CPC分类号： H03G1/0029 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03G1/0023 , H03G7/00 , H03K5/08
摘要： 높이 H
B 및 폭 W
B 을 갖는 직육면체 돌출부 (21) 는 실리콘 기판상에 형성되고, 게이트 산화막은 돌출부 (21) 의 상면 및 측면의 일부 상에 형성된다. 소스 및 드레인은 게이트 전극 (26) 의 양 대향측 상에 형성됨으로써, MOS 트랜지스터를 형성한다. MOS 트랜지스터 (61 및 62) 를 포함하는 차동 증폭 회로는 리미터 회로를 구성하는데 이용된다. 이러한 방식으로, 리미터 회로는 더 큰 이득을 나타낼 수 있다.
리미터 회로, 차동 증폭 회로

3. 发明公开

KR1020060012029A 리미터 회로 및 그 반도체 집적 회로 失效
标题翻译：限制电路和半导体集成电路
公开(公告)号：KR1020060012029A
公开(公告)日：2006-02-06
申请号：KR1020057023955
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L27/092 , H01L29/78
CPC分类号： H03G1/0029 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03G1/0023 , H03G7/00 , H03K5/08
摘要： A rectangular parallelepiped protrusion part (21) having a height HB and a width WB is formed on a silicon substrate, and a gate oxide film is formed on portions of the top and side wall surfaces of the protrusion part (21). A source and a drain are formed on the two opposite sides of a gate electrode (26), thereby forming a MOS transistor. A differential amplifier circuit comprising MOS transistors (61,62) is used to configure a limiter circuit. In this way, the limiter circuit can exhibit a greater gain.
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突起部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。包括MOS晶体管（61,62）的差分放大器电路用于配置限幅器电路。以这种方式，限幅器电路可以表现出更大的增益。

4. 发明授权

KR100692944B1 ＤＣ 증폭기 및 그 반도체 집적 회로 失效
标题翻译：直流放大器及其半导体集成电路
公开(公告)号：KR100692944B1
公开(公告)日：2007-03-12
申请号：KR1020057023973
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L27/00
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03F3/343 , H03F3/45183 , H03F2200/372
摘要： 실리콘 기판 상에 H
B 의 높이 및 W
B 의 폭을 갖는 직육면체의 돌출부 (21) 를 형성하고, 돌출부 (21) 의 상면 및 측면의 일부 상에 게이트 산화막을 형성한다. 게이트 전극 (26) 의 양 측면 상에 소스 및 드레인을 형성하여, MOS 트랜지스터를 형성한다. 이 MOS 트랜지스터는 DC 증폭기를 구성한다. DC 증폭기는 MOS 트랜지스터 (61 및 62) 로 이루어지는 차동 증폭 회로를 포함한다. 이로써, 고이득의 DC 증폭기를 실현한다.
MIS 트랜지스터, DC 증폭기, 전계효과 트랜지스터, 돌출부, 게이트 산화막, 차동 증폭 회로

5. 发明授权

KR100692946B1 저잡음 증폭기 失效
标题翻译：低噪声放大器
公开(公告)号：KR100692946B1
公开(公告)日：2007-03-19
申请号：KR1020057024006
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L27/08 , H01L27/088 , H01L27/092 , H01L29/786
CPC分类号： H01L21/82385 , H01L21/823807 , H01L27/092 , H01L29/785 , H03F1/26 , H03F2200/372 , H03G1/0029 , H03G1/007
摘要： 저잡음 증폭기는 MIS 트랜지스터를 포함하고 낮은 레벨로 잡음을 억압하면서 입력 신호를 증폭시키며, 상기 MIS 트랜지스터는 제 1 결정면을 주면 (principal plane) 으로서 포함하는 반도체 기판; 상기 반도체 기판의 일부로서 형성되고, 상기 제 1 결정면과 상이한 제 2 결정면에 의해 규정되는 한 쌍의 측벽면과 상기 제 2 결정면과 상이한 제 3 결정면에 의해 규정되는 상부면을 구비하는, 반도체 구조; 상기 주면, 상기 측벽면, 및 상기 상부면을 균일한 두께로 커버하는 게이트 절연막; 상기 주면, 상기 측벽면, 및 상기 상부면을 상기 게이트 절연막의 상부 상에서 연속적으로 커버하는 게이트 전극; 및 상기 반도체 기판과 상기 반도체 구조에서, 상기 게이트 전극의 일측과 타측에 형성되고, 상기 주면, 상기 측벽면, 및 상기 상부면을 따라서 연속적으로 연장하는 단일 도전형 확산 영역을 포함한다.
이러한 구성은 저잡음 증폭기에 의해 출력 신호에 인가된 신호 왜곡과 1/f 잡음이 크게 감소될 수 있고, 따라서 진폭의 감소에 대한 보상 회로가 더 이상 필요하지 않아서 크기를 감소시킬 수 있다.
저잡음 증폭기, 직접 변환 수신 시스템, MOS 트랜지스터, 주파수 변환기

6. 发明公开

KR1020060019593A ＭＩＳ 트랜지스터 및 ＣＭＯＳ 트랜지스터 有权
标题翻译： MIS晶体管和CMOS晶体管
公开(公告)号：KR1020060019593A
公开(公告)日：2006-03-03
申请号：KR1020057023974
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L21/336
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/823821 , H01L21/82385 , H01L29/045
摘要： A MIS transistor formed in a semiconductor substrate is disclosed which comprises a semiconductor substrate (702, 910) having a projected portion (704, 910B) whose surface has at least two different crystal planes with respect to the major surface of the substrate, a gate insulating film (708, 920B) covering at least a part of each of the crystal planes constituting the surface of the projected portion, a gate electrode (706, 930B) formed on each of the crystal planes via the gate insulating film, and diffused regions of a same conductivity type (710a, 710b, 910c, 910d) which are formed in the projected portion facing the respective crystal planes and on both sides of the gate insulating electrode. By having such a structure, the MIS transistor can have an increased channel width while suppressing increase in device area.
摘要翻译：公开了一种形成在半导体衬底中的MIS晶体管，其包括具有突出部分（704,910B）的半导体衬底（702,910），所述突出部分的表面相对于衬底的主表面具有至少两个不同的晶面;栅极覆盖构成突出部分的表面的每个晶面的至少一部分的绝缘膜（708,920B），经由栅极绝缘膜形成在每个晶面上的栅电极（706,930B）和扩散区域形成在面对各个晶面的突出部分和栅绝缘电极的两侧上的相同导电类型（710a，710b，910c，910d）。通过具有这种结构，MIS晶体管可以具有增加的沟道宽度，同时抑制器件面积的增加。

7. 发明公开

KR1020060017873A 저잡음 증폭기 失效
标题翻译：低噪声放大器
公开(公告)号：KR1020060017873A
公开(公告)日：2006-02-27
申请号：KR1020057024006
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L27/08 , H01L27/088 , H01L27/092 , H01L29/786
CPC分类号： H01L21/82385 , H01L21/823807 , H01L27/092 , H01L29/785 , H03F1/26 , H03F2200/372 , H03G1/0029 , H03G1/007
摘要： A low-noise amplifier having an MIS transistor for suppressing noise to a low level and amplifying an input signal. The MIS transistor comprises a semiconductor substrate having a first crystal face as a major surface and a semiconductor structure formed as a part of the semiconductor substrate, and a diffusion region of the same conductive type. The semiconductor structure has a pair of side wall faces defined by a second crystal face different from the first one and a top face defined by a third crystal face different from the second one, a gate insulating film with a uniform thickness covering the major surface, side wall faces, and top face, and a gate electrode covering continuously the major surface, side wall faces, and top face, with the gate insulating film interposed. The diffusion region is formed over one and the other ends with the gate electrode interposed and is continuously extended along the major surface, side wall faces, and top face. Such a structure reduces drastically the 1/f noise and signal distortion given to the output signal by the low-noise amplifier, thereby needing no circuit for compensating the reduction, and reducing the size.
摘要翻译：一种具有用于将噪声抑制到低电平并且放大输入信号的MIS晶体管的低噪声放大器。 MIS晶体管包括具有作为主表面的第一晶面和形成为半导体衬底的一部分的半导体结构的半导体衬底和具有相同导电类型的扩散区。半导体结构具有由不同于第一晶体面的第二晶面和由与第二晶体不同的第三晶面限定的顶面限定的一对侧壁面，覆盖主表面的均匀厚度的栅极绝缘膜，侧壁面和顶面，以及栅极电极，其间隔着栅极绝缘膜连续地覆盖主表面，侧壁面和顶面。扩散区域形成在一端和另一端，栅电极插入，并且沿主表面，侧壁面和顶面连续延伸。这种结构大大降低了由低噪声放大器给予输出信号的1 / f噪声和信号失真，从而不需要用于补偿减小的电路并减小尺寸。

8. 发明公开

KR1020060017872A ＤＣ 증폭기 및 그 반도체 집적 회로 失效
标题翻译：直流放大器及其半导体集成电路
公开(公告)号：KR1020060017872A
公开(公告)日：2006-02-27
申请号：KR1020057023973
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L27/00
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03F3/343 , H03F3/45183 , H03F2200/372
摘要： A rectangular parallelepiped protrusion part (21) having a height HB and a width WB is formed on a silicon substrate, and a gate oxide film is formed on portions of the top and side wall surfaces of the protrusion part (21). A source and a drain are formed on the two opposite sides of a gate electrode (26), thereby forming a MOS transistor. This MOS transistor is used to configure a DC amplifier. The DC amplifier has a differential amplifier circuit comprising MOS transistors (61,62). In this way, the DC amplifier can exhibit a greater gain.
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突起部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。该MOS晶体管用于配置直流放大器。 DC放大器具有包括MOS晶体管（61,62）的差分放大电路。以这种方式，DC放大器可以表现出更大的增益。

9. 发明公开

KR1020060017869A 스위치 커패시터 회로 및 그 반도체 집적 회로 无效
标题翻译：开关电容电路及其半导体集成电路
公开(公告)号：KR1020060017869A
公开(公告)日：2006-02-27
申请号：KR1020057023954
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L27/00
CPC分类号： H01L29/66787 , H01L21/823807 , H01L21/82385 , H01L27/092
摘要： A rectangular parallelepiped protrusion part (21) having a height HB and a width WB is formed on a silicon substrate, and a gate oxide film is formed on portions of the top and side wall surfaces of the protrusion part (21) to form a MOS transistor. P-channel and n-channel MOS transistors prepared as described above are connected in parallel to configure a switch of a switched capacitor circuit. In this way, the switched capacitor circuit can exhibit less leakage currents and less DC offsets.
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体形突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜以形成MOS 晶体管。如上所述制备的P沟道和n沟道MOS晶体管并联连接以构成开关电容器电路的开关。以这种方式，开关电容器电路可以表现出更少的漏电流和更少的DC偏移。

10. 发明授权

KR100769067B1 ＭＩＳ 트랜지스터 및 ＣＭＯＳ 트랜지스터 有权
标题翻译： MIS晶体管和CMOS晶体管
公开(公告)号：KR100769067B1
公开(公告)日：2007-10-22
申请号：KR1020057023974
申请日：2004-06-11
申请人： 엔에스씨 가부시키가이샤 , 오미 다다히로
发明人： 오미다다히로 , 니시무타다케후미 , 미야기히로시 , 스가와시게토시 , 데라모토아키노부
IPC分类号： H01L21/336
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/823821 , H01L21/82385 , H01L29/045
摘要： 반도체 기판의 주면에 대하여, 표면이 적어도 2 개의 상이한 결정면을 갖는 볼록부 (704, 910B) 를 갖는 반도체 기판 (702, 910), 볼록부의 표면을 구성하는 결정면 각각의 적어도 일부를 커버하는 게이트 절연막 (708, 920B), 그 게이트 절연막을 경유하여 결정면 각각에 형성되는 게이트 전극 (706, 930B), 각각의 결정면에 면하여 볼록부에 형성되고 게이트 절연 전극의 양측에 형성되는 동일한 도전형의 확산 영역 (710a, 710b, 910c, 910d) 을 포함하며, 실리콘 기판에 형성되는 MIS 트랜지스터가 개시되어 있다. 이러한 구성을 가짐으로써, MIS 트랜지스터는 장치 면적의 증가를 억제하면서 증가된 채널 폭을 가질 수 있다.
摘要翻译：形成在半导体衬底上的MIS晶体管被假设为包括半导体衬底（702,910），该半导体衬底包括在主平面上的表面上具有至少两个不同晶面的突出部分（704,910B），栅极绝缘体（708 ，920B），用于覆盖构成所述突出部分的表面的所述至少两个不同晶面的每一个的至少一部分;栅电极（706,930B），包括在构成所述表面的所述至少两个不同晶面中的每一个上所述突出部分与所述至少两个不同平面夹住所述栅极绝缘体，以及形成在所述突出部分中的所述至少两个不同晶面中的每一个的单导电型扩散区域（710a，710b，910c，910d）并分别形成在栅电极的两侧。这种配置允许控制元件面积的增加和通道宽度的增加。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式