专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100945505B1 반도체 소자의 스토리지 노드 형성방법 失效
标题翻译：形成半导体器件存储节点的方法
公开(公告)号：KR100945505B1
公开(公告)日：2010-03-09
申请号：KR1020070063198
申请日：2007-06-26
申请人： 에스케이하이닉스 주식회사
发明人： 황선우
IPC分类号： H01L21/28
摘要： 본 발명에 따른 반도체 소자의 스토리지 노드 형성방법은, 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 400∼500℃의 온도에서 비정질탄소막으로 하드마스크막을 형성하는 단계; 상기 하드마스크막 및 절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계; 상기 하드마스크막을 제거하는 단계; 및 상기 홀 표면 상에 도전막을 형성하는 단계;를 포함하는 것을 특징으로 한다.

2. 发明公开

KR1020090111047A 게이트 구조물 및 그의 제조방법 无效
标题翻译：门结构及其制造方法
公开(公告)号：KR1020090111047A
公开(公告)日：2009-10-26
申请号：KR1020080036618
申请日：2008-04-21
申请人： 에스케이하이닉스 주식회사
发明人： 황선우
IPC分类号： H01L21/336
CPC分类号： H01L21/28061 , H01L29/4941
摘要： PURPOSE: A gate structure and a manufacturing method thereof are provided to improve an electrical property of a semiconductor device by forming a tungsten film of a large grain. CONSTITUTION: A gate structure includes a polysilicon film, a tantalum film, an amorphous TiN film, and a tungsten film. The polysilicon film is arranged on a semiconductor substrate(100). The tantalum film is arranged on the polysilicon film. The amorphous TiN film is arranged on the tantalum film. The tungsten film is arranged on the amorphous TiN film. The poly silicon film includes one of an n-type dopant and a p-type dopant. Thickness of the tantalum film is 30Å~40Å. Thickness of the amorphous TiN film is 20Å~30Å. Thickness of the tungsten film is 380Å~420Å.
摘要翻译：目的：提供一种栅极结构及其制造方法，以通过形成大颗粒的钨膜来改善半导体器件的电性能。构成：栅极结构包括多晶硅膜，钽膜，非晶TiN膜和钨膜。多晶硅膜布置在半导体衬底（100）上。钽膜设置在多晶硅膜上。非晶TiN膜设置在钽膜上。钨膜布置在非晶TiN膜上。多晶硅膜包括n型掺杂剂和p型掺杂剂中的一种。钽膜的厚度为30〜40埃。无定形TiN膜的厚度为20〜30。钨膜的厚度为380Å〜420Å。

3. 发明授权

KR100920038B1 반도체 소자의 게이트 및 그의 형성방법 失效
标题翻译：半导体器件的栅极及其形成方法
公开(公告)号：KR100920038B1
公开(公告)日：2009-10-07
申请号：KR1020060128131
申请日：2006-12-14
申请人： 에스케이하이닉스 주식회사
发明人： 김수현 , 김백만 , 이영진 , 황선우 , 정동하 , 김정태
IPC分类号： H01L21/336
摘要： 반도체 소자의 게이트는, 반도체 기판 상에 형성된 게이트절연막; 상기 게이트절연막 상에 형성된 도핑된 폴리실리콘막; 상기 도핑된 폴리실리콘막 상에 형성되며, 표면이 산소 스터핑(Stuffing) 처리된 제1확산방지막; 상기 제1확산방지막 상에 형성된 비정질 금속의 제2확산방지막; 상기 제2확산방지막 상에 형성된 제3확산방지막; 상기 제3확산방지막 상에 형성된 게이트도전막; 및 상기 게이트도전막 상에 형성된 하드마스크막;을 포함한다.

4. 发明公开

KR1020090087335A 텅스텐막 형성방법 및 이를 이용한 반도체 소자의 배선형성방법 失效
标题翻译：形成金属膜的方法和形成半导体器件布线的方法
公开(公告)号：KR1020090087335A
公开(公告)日：2009-08-17
申请号：KR1020080012714
申请日：2008-02-12
申请人： 에스케이하이닉스 주식회사
发明人： 황선우
IPC分类号： H01L21/28 , H01L21/20
CPC分类号： H01L21/76876 , H01L21/28556 , H01L21/76843 , H01L21/76877
摘要： A method for forming tungsten film and method for forming wiring of semiconductor device are provided to form a bit line by forming a tungsten film having the surface roughness. The tungsten film(140) has 2- stack structure of bulk tungsten layers(144, 148). The first bulk tungsten layer is grown up on the first tungsten nuclei grown layer(142). The second tungsten nuclei grown layer(146) is formed on the first bulk tungsten layer of the amorphous state. The second bulk tungsten layer is grown up on the amorphous second tungsten nuclei grown layer. The first tungsten nuclei grown layer is formed on the top of the semiconductor substrate.
摘要翻译：通过形成具有表面粗糙度的钨膜，提供形成钨膜的方法和形成半导体器件布线的方法以形成位线。钨膜（140）具有块状钨层（144,148）的2-叠层结构。在第一钨核生长层（142）上生长第一体钨层。第二钨核生长层（146）形成在非晶状态的第一体钨层上。第二体钨层在无定形第二钨核生长层上长大。第一钨核生长层形成在半导体衬底的顶部上。

5. 发明公开

KR1020090022768A 반도체 소자의 비트 라인 형성방법 无效
标题翻译：用于形成半导体器件的位线的方法
公开(公告)号：KR1020090022768A
公开(公告)日：2009-03-04
申请号：KR1020070088387
申请日：2007-08-31
申请人： 에스케이하이닉스 주식회사
发明人： 황선우
IPC分类号： H01L21/20 , H01L21/203 , H01L21/28
CPC分类号： H01L27/10885 , H01L21/76856 , H01L21/76871 , H01L21/76877
摘要： A method for forming a bit line of a semiconductor device is provided to improve electrical characteristic of the semiconductor device by making the thickness of a tungsten film uniform. A method for forming a bit line of a semiconductor device is comprised of the step: forming a barrier film(304); applying diborane gas and tungsten fluoride; forming a metal film. The barrier is formed on the semiconductor while having the interlayer insulating film(302). The interlayer insulating film has a contact hole, and the barrier is formed on interlayer insulating film to cover the contact hole uniform. The barrier film has the titanium film and the titanium nitride film and the diborane gas and tungsten fluoride gas are applied to on the barrier film.
摘要翻译：提供了形成半导体器件的位线的方法，以通过使钨膜的厚度均匀而改善半导体器件的电特性。形成半导体器件的位线的方法包括以下步骤：形成阻挡膜（304）; 应用乙硼烷气和氟化钨; 形成金属膜。在半导体层上形成有阻挡层，同时具有层间绝缘膜（302）。层间绝缘膜具有接触孔，并且阻挡层形成在层间绝缘膜上以覆盖接触孔均匀。阻挡膜具有钛膜和氮化钛膜，并且将乙硼烷气体和氟化钨气体施加到阻挡膜上。

6. 发明公开

KR1020080058863A 반도체 소자의 금속 플러그 및 그 제조방법 无效
标题翻译：半导体器件的金属插件及其制造方法
公开(公告)号：KR1020080058863A
公开(公告)日：2008-06-26
申请号：KR1020060133037
申请日：2006-12-22
申请人： 에스케이하이닉스 주식회사
发明人： 황선우 , 김백만 , 김수현 , 이영진 , 정동하 , 김정태
IPC分类号： H01L21/28
CPC分类号： H01L21/76843 , H01L21/28556 , H01L21/76877
摘要： A metal plug of a semiconductor device and a method of manufacturing the same are provided to deposit a Ru layer, using a PEALD(Plasma Enhanced Atomic Layer Deposition) method to prevent a layer-cover defect, thereby reducing a volcano effect and Rs(Resistance Sheet). A metal plug of a semiconductor device comprises a semiconductor substrate(200), an insulating layer(202), a barrier layer(206), and a metal layer(208). The semiconductor substrate is formed with a lower structure. The insulating layer, formed on the semiconductor substrate, has a contact hole(204). The barrier layer is formed on a surface of the contact hole. The metal layer is formed on the barrier layer to bury the contact hole. The barrier layer is made of Ru. The metal layer is a tungsten layer. A Ru layer is formed by a PEALD(Plasma Enhanced Atomic Layer Deposition).
摘要翻译：提供半导体器件的金属插塞及其制造方法以使用PEALD（等离子体增强原子层沉积）方法沉积Ru层以防止层覆盖缺陷，由此降低火山效应和Rs（电阻片）。半导体器件的金属插塞包括半导体衬底（200），绝缘层（202），阻挡层（206）和金属层（208）。半导体衬底形成为较低的结构。形成在半导体基板上的绝缘层具有接触孔（204）。阻挡层形成在接触孔的表面上。在阻挡层上形成金属层以埋入接触孔。阻挡层由Ru制成。金属层是钨层。通过PEALD（等离子体增强原子层沉积）形成Ru层。

7. 发明公开

KR1020080055161A 반도체 소자의 게이트 및 그의 형성방법 失效
标题翻译：半导体器件的栅极及其形成方法
公开(公告)号：KR1020080055161A
公开(公告)日：2008-06-19
申请号：KR1020060128131
申请日：2006-12-14
申请人： 에스케이하이닉스 주식회사
发明人： 김수현 , 김백만 , 이영진 , 황선우 , 정동하 , 김정태
IPC分类号： H01L21/336
摘要： A gate of a semiconductor device and a forming method thereof are provided to prevent diffusion of boron by depositing a Ti layer, an oxygen-sputtered TiN layer, and an amorphous metal layer as diffusion barriers. A gate insulating layer(110) is formed on a semiconductor substrate(100). A polysilicon layer(120) is doped onto the gate insulating layer. A first diffusion barrier(130) is formed on the doped polysilicon layer. A surface of the first diffusion barrier is processed by an oxygen sputtering method. A second diffusion barrier(140) including an amorphous metal is formed on the first diffusion barrier. A third diffusion barrier(150) is formed on the second diffusion barrier. A gate conductive layer(160) is formed on the third diffusion barrier. A hard mask layer(170) is formed on the gate conductive layer.
摘要翻译：提供半导体器件的栅极及其形成方法，以通过沉积Ti层，溅射氧的TiN层和非晶金属层作为扩散阻挡层来防止硼的扩散。在半导体衬底（100）上形成栅极绝缘层（110）。在栅极绝缘层上掺杂多晶硅层（120）。在掺杂多晶硅层上形成第一扩散势垒（130）。通过氧溅射法处理第一扩散阻挡层的表面。在第一扩散阻挡层上形成包括非晶金属的第二扩散阻挡层（140）。在第二扩散阻挡层上形成第三扩散阻挡层（150）。在第三扩散阻挡层上形成栅极导电层（160）。在栅极导电层上形成硬掩模层（170）。

8. 发明授权

KR100753422B1 반도체 소자의 금속배선 형성방법 失效
公开(公告)号：KR100753422B1
公开(公告)日：2007-08-30
申请号：KR1020060061556
申请日：2006-06-30
申请人： 에스케이하이닉스 주식회사
发明人： 김수현 , 곽노정 , 김백만 , 이영진 , 황선우
IPC分类号： H01L21/28

9. 发明授权

KR101152379B1 에피실리콘층과 코발트질화막을 이용한코발트다이실리사이드 에피층 형성 방법 失效
标题翻译：使用EPI硅和硝酸钴形成碳酸二甲酯EPI层的方法
公开(公告)号：KR101152379B1
公开(公告)日：2012-06-07
申请号：KR1020060107177
申请日：2006-11-01
申请人： 에스케이하이닉스 주식회사
发明人： 이영진 , 곽노정 , 김백만 , 김수현 , 황선우
IPC分类号： H01L21/336 , H01L21/324
摘要： 본발명은코발트다이실리사이드(CoSi)와실리콘기판의계면불균일로인한누설전류증가와얕은접합(shallow junction)에의한누설전류증가를방지할수 있는코발트다이실리사이드의형성방법을제공하기위한것으로, 본발명의코발트다이실리사이드의형성방법은소스/드레인접합을포함하는실리콘기판의상기소스/드레인접합위에에피실리콘층을형성시키는단계; 상기실리콘기판의전면에코발트질화막(코발트 60~90%, 질소 10~40%의비율)을형성하는단계; 상기코발트질화막상에산화방지용보호층을형성하는단계; 및열처리를실시하여상기소스/드레인접합상에코발트다이실리사이드에피층을형성하는단계를포함하고, 상술한본 발명은에피실리콘층을이용한엘리베이트소스/드레인형성공정과코발트다이실리사이드에피층형성공정을통해일반적인다결정코발트다이실리사이드공정에비해누설전류를감소시킬수 있는효과가있다.

10. 发明公开

KR1020080061959A 반도체 소자의 금속배선 형성방법 无效
标题翻译：形成半导体器件金属插件的方法
公开(公告)号：KR1020080061959A
公开(公告)日：2008-07-03
申请号：KR1020060137174
申请日：2006-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 정동하 , 김백만 , 김수현 , 이영진 , 황선우 , 김정태
IPC分类号： H01L21/28 , H01L21/3205
CPC分类号： H01L21/76846 , H01L21/7684 , H01L21/76877
摘要： A method for forming a metal line of a semiconductor device is provided to reduce Rs(resistance sheet) and to secure thickness uniformity of aluminum by preventing generation of TiAl3. An insulation layer having a contact hole(H) and a trench(T) is formed on a semiconductor substrate(400). A Ti-TiN layer(404) is formed as a diffusion barrier layer on the insulation layer. An aluminum layer(406,408) is formed on the diffusion barrier layer of the Ti-TiN layer to fill up the contact hole and the trench. The Ti-TiN diffusion barrier layer and the aluminum layer are planarized to expose the insulation layer. Wherein, the Ti-TiN layer is formed with the pure Ti on a portion bounded to the insulation layer, and with TiN satisfying the stochiometry on the portion bounded to the aluminum layer by gradually increasing the amount of nitrogen.
摘要翻译：提供了一种用于形成半导体器件的金属线的方法，以通过防止产生TiAl 3而减少Rs（电阻片）并确保铝的厚度均匀性。在半导体衬底（400）上形成具有接触孔（H）和沟槽（T）的绝缘层。在绝缘层上形成Ti-TiN层（404）作为扩散阻挡层。在Ti-TiN层的扩散阻挡层上形成铝层（406,408）以填充接触孔和沟槽。使Ti-TiN扩散阻挡层和铝层平坦化，使绝缘层露出。其中，Ti-TiN层在与绝缘层有界的部分上形成纯Ti，并且通过逐渐增加氮量，在满足铝层的部分上满足化学计量的TiN。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式