专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160084570A 반도체 메모리 소자의 제조방법 审中-实审
标题翻译：半导体存储器件的制造方法
公开(公告)号：KR1020160084570A
公开(公告)日：2016-07-14
申请号：KR1020150000885
申请日：2015-01-05
申请人： 에스케이하이닉스 주식회사
发明人： 정성욱 , 백지희 , 이동훈 , 이태화 , 허혜은
IPC分类号： H01L27/115
CPC分类号： H01L21/47573 , H01L27/11521 , H01L27/11556 , H01L27/11582
摘要： 본기술은기판상에제1 접착막을형성하는단계; 상기제1 접착막의상부에적층막을형성하는단계; 상기적층막과상기제1 접착막을서로분리시키는단계; 상기적층막의하부에서상부방향으로제1 식각공정을실시하여수직홀들을형성하는단계; 상기제1 접착막을제거하는단계; 상기수직홀들이형성된상기적층막을상기기판에접착하는단계; 및상기수직홀들의폭을균일하게하기위한제2 식각공정을실시하는단계를포함하는반도체메모리소자의제조방법을포함한다.
摘要翻译：该技术包括一种制造半导体存储器件的方法。该方法包括在基板上形成第一结合层的步骤; 在所述第一接合层的上部形成层叠层的工序; 从第一接合层分离堆叠层的步骤; 通过从堆叠层的下部向其上部进行第一蚀刻处理形成垂直孔的步骤; 去除第一接合层的步骤; 将具有垂直孔的堆叠层结合到基板的步骤; 以及进行第二蚀刻处理以均匀地形成垂直孔的宽度的步骤。因此，由于高度差导致的孔的宽度差可以减小。

2. 发明公开

KR1020160110592A 반도체 장치 및 이의 동작 방법 审中-实审
标题翻译：半导体器件及其操作方法
公开(公告)号：KR1020160110592A
公开(公告)日：2016-09-22
申请号：KR1020150032461
申请日：2015-03-09
申请人： 에스케이하이닉스 주식회사
发明人： 정성욱 , 허혜은 , 백지희 , 이동훈 , 이태화
IPC分类号： G11C16/10 , G11C16/06 , G11C16/12 , G11C16/34 , G11C16/30 , G11C16/08 , G11C16/24
CPC分类号： G11C16/08 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/24 , G11C16/30 , G11C16/3481
摘要： 본기술은비트라인들과소오스라인사이에연결되고, 워드라인들에연결된다수의메모리셀들이포함된셀 스트링들; 상기워드라인들중 선택된워드라인에프로그램전압을인가하고, 나머지비선택된워드라인들에는패스전압을인가하여, 상기선택된워드라인에연결된선택된메모리셀들을프로그램하도록구성된주변회로; 및상기선택된메모리셀들이프로그램되는동안, 상기비선택된워드라인들이일시적으로플로팅되도록상기주변회로를제어하는제어회로를포함하는반도체장치및 이의동작방법을포함한다.
摘要翻译：半导体器件及其操作方法技术领域本发明涉及半导体器件及其操作方法。半导体器件包括：连接在位线和源极线之间并包括连接到字线的多个存储单元的多个单元串; 外围电路，被配置为对所述字线中的所选字线施加编程电压，然后将通过电压施加到其余部分，未选择的字线，以及连接到所选字线的所选择的存储器单元; 以及控制电路，当所选择的存储单元被编程时，控制外围电路临时浮动未选择的字线。

3. 发明公开

KR1020160106240A 반도체 장치 및 그 동작 방법 审中-实审
标题翻译：半导体器件及其工作方法
公开(公告)号：KR1020160106240A
公开(公告)日：2016-09-12
申请号：KR1020150028785
申请日：2015-03-02
申请人： 에스케이하이닉스 주식회사 , 한양대학교 산학협력단
发明人： 이태화 , 조윤장 , 차재혁
IPC分类号： G06F12/10 , G06F12/06 , G06F12/02
CPC分类号： G06F12/0292 , G06F2212/7201 , G11C8/06 , G11C16/10 , G11C16/26 , G06F12/1009 , G06F12/0246 , G06F12/06
摘要： 본기술에의한반도체장치는영역단위로분할되는논리주소와익스텐트단위로분할되는물리주소사이의대응관계를저장하되하나의영역에는익스텐트가하나또는둘 이상동적으로할당되는매핑테이블을포함한다.
摘要翻译：根据本发明，半导体器件包括：映射表，其存储划分为区域单元的逻辑地址与被划分为扩展单元的物理地址之间的对应关系，其中一个或两个或更多个范围被动态分配给一个区域。半导体器件可以防止由背景操作引起的性能恶化。

4. 发明公开

KR1020130127791A 비휘발성 메모리 장치의 제조 방법 无效
标题翻译：用于制造非易失性存储器件的方法
公开(公告)号：KR1020130127791A
公开(公告)日：2013-11-25
申请号：KR1020120051567
申请日：2012-05-15
申请人： 에스케이하이닉스 주식회사
发明人： 정성욱 , 이윤경 , 안영수 , 이태화
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/11582 , H01L29/66833 , H01L29/7926 , H01L21/76205 , H01L21/823487
摘要： Provided is a method for fabricating a nonvolatile memory device. The method for fabricating the nonvolatile memory device according to one embodiment of the present invention includes a step for forming a stack structure formed by alternately laminating sacrificial layers and interlayer dielectrics, a step for forming a first hole exposing the substrate by selectively etching the stack structure; a step for burying the first hole with a first insulating layer; a step for forming a second hole exposing the substrate by selectively etching the first insulating layer; a step for forming a channel layer in the second hole; a step for removing the exposed sacrificial layers after forming a slit exposing the sacrificial layers in the stack structure; a step for forming a groove by removing the first insulating layer exposed by the removal of the sacrificial layer until the sidewall of the second hole is exposed; and a step for forming a gate electrode touching the channel layer between memory layers and buried in the groove.
摘要翻译：提供一种用于制造非易失性存储器件的方法。根据本发明的一个实施例的用于制造非易失性存储器件的方法包括用于形成通过交替层叠牺牲层和层间电介质形成的堆叠结构的步骤，通过选择性地蚀刻堆叠结构形成暴露衬底的第一孔的步骤 ; 用第一绝缘层掩埋第一孔的步骤; 用于通过选择性地蚀刻所述第一绝缘层来形成暴露所述衬底的第二孔的步骤; 用于在第二孔中形成沟道层的步骤; 在形成在所述堆叠结构中暴露所述牺牲层的狭缝之后去除所述暴露的牺牲层的步骤; 通过去除通过去除牺牲层暴露的第一绝缘层直到第二孔的侧壁被暴露来形成沟槽的步骤; 以及用于形成接触存储层之间的沟道层并掩埋在沟槽中的栅电极的步骤。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式