专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020120004849A 반도체 장치 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020120004849A
公开(公告)日：2012-01-13
申请号：KR1020100065546
申请日：2010-07-07
申请人： 에스케이하이닉스 주식회사
发明人： 이진호 , 구자춘 , 민성규 , 박길재
IPC分类号： H01L21/31 , H01L21/205
CPC分类号： H01L21/76837 , H01L21/02271 , H01L21/31116 , H01L21/324
摘要： PURPOSE: A method for fabricating a semiconductor device is provided to prevent the deterioration of a formed pattern in filling an insulating film by forming the insulating film under 400°C. CONSTITUTION: A wafer(11) having a plurality of patterns(12) thereon is formed on the bottom electrode in a chamber. A deposition gas and an etching gas are implanted into a chamber to form plasma. A bias is supplied to the bottom electrode to form an insulating film filling a plurality of patterns. An argon gas, helium gas, and hydrogen gas are inserted into the chamber in order. A bias supplied to the bottom electrode is within 4000W - 5000W.
摘要翻译：目的：提供一种制造半导体器件的方法，以通过在400℃下形成绝缘膜来防止在填充绝缘膜时形成的图案的劣化。构成：其中具有多个图案（12）的晶片（11）形成在室中的底部电极上。将沉积气体和蚀刻气体注入到室中以形成等离子体。向底部电极提供偏压以形成填充多个图案的绝缘膜。将氩气，氦气和氢气依次插入室中。供给底部电极的偏压在4000W〜5000W以内。

2. 发明公开

KR1020100020160A 반도체 소자의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020100020160A
公开(公告)日：2010-02-22
申请号：KR1020080078831
申请日：2008-08-12
申请人： 에스케이하이닉스 주식회사
发明人： 김찬배 , 김진웅 , 이종민 , 정채오 , 이효석 , 민성규
IPC分类号： H01L21/28
CPC分类号： H01L21/76837 , H01L21/02115 , H01L21/76877
摘要： PURPOSE: A method for manufacturing a semiconductor device is provided to minimize the loss of a low-dielectric film in a copper wiring forming process by forming the low-dielectric film covering the copper wiring. CONSTITUTION: An insulating layer(110) and amorphous carbon film are successively formed on the semiconductor substrate(100). The wiring formation region is formed by etching the amorphous carbon film and insulating layer. The metal layer filling the wiring formation region is formed on the amorphous carbon film and insulating layer. The metal film part formed on the amorphous carbon film is removed to expose the amorphous carbon film.
摘要翻译：目的：提供一种制造半导体器件的方法，用于通过形成覆盖铜布线的低电介质膜来最小化铜布线形成工艺中的低电介质膜的损耗。构成：在半导体衬底（100）上依次形成绝缘层（110）和无定形碳膜。通过蚀刻无定形碳膜和绝缘层形成布线形成区域。填充布线形成区域的金属层形成在非晶碳膜和绝缘层上。去除形成在非晶碳膜上的金属膜部分以露出无定形碳膜。

3. 发明公开

KR1020100001860A 반도체 소자의 제조 방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020100001860A
公开(公告)日：2010-01-06
申请号：KR1020080061938
申请日：2008-06-27
申请人： 에스케이하이닉스 주식회사
发明人： 김진웅 , 이종민 , 김찬배 , 정채오 , 이효석 , 민성규
IPC分类号： H01L21/205
CPC分类号： H01L21/76837 , H01L21/02282 , H01L21/31111 , H01L21/76822
摘要： PURPOSE: A method for manufacturing semiconductor device is provided to prevent the crack of the SOD film and generation of pore by forming the insulating layer gap-filling. CONSTITUTION: A first insulating layer(104) consisting of the SOD film is formed on the semiconductor substrate(100) having a plurality of conductive patterns(102) by the spin coating method. One part of the first insulating layer is removed by the wet etch process. The first insulating layer left behind partly hardens with the first anneal process. The second insulating layer(106) is formed on the semiconductor substrate in order to fill in the space between conductive patterns. The first insulating layer and the second insulating layer harden by the second annealing process about the second insulating layer.
摘要翻译：目的：提供一种制造半导体器件的方法，以通过形成绝缘层间隙填充来防止SOD膜的裂纹和产生孔。构成：通过旋涂法在具有多个导电图案（102）的半导体衬底（100）上形成由SOD膜构成的第一绝缘层（104）。通过湿蚀刻工艺去除第一绝缘层的一部分。第一绝缘层在第一退火工艺后部分硬化。第二绝缘层（106）形成在半导体衬底上，以便填充导电图案之间的空间。第一绝缘层和第二绝缘层通过关于第二绝缘层的第二退火工艺而硬化。

4. 发明公开

KR1020090103501A 반도체 소자의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020090103501A
公开(公告)日：2009-10-01
申请号：KR1020080029151
申请日：2008-03-28
申请人： 에스케이하이닉스 주식회사
发明人： 김진웅 , 이종민 , 김찬배 , 정채오 , 이효석 , 민성규
IPC分类号： H01L21/31 , H01L21/324
CPC分类号： H01L21/324 , H01L21/3105
摘要： PURPOSE: A method of manufacturing a semiconductor device is provided to minimize change of film quality of a floating insulating film which is generated for a delay time. CONSTITUTION: A method of manufacturing a semiconductor device is comprised of the steps: coating a floating material on a semiconductor substrate(200); baking the floating material and forming the floating insulating films(210a,210b) and baking the floating insulating film including SOD film and curing it with in-situ mode(C). A curing is performed by one of a hot-plate method or an UV curing mode.
摘要翻译：目的：提供一种制造半导体器件的方法，以使延迟时间产生的浮动绝缘膜的膜质量变化最小化。构成：制造半导体器件的方法包括以下步骤：将浮动材料涂覆在半导体衬底（200）上; 烘烤浮动材料并形成浮动绝缘膜（210a，210b）并烘烤包括SOD膜的浮动绝缘膜并且以原位模式（C）固化。通过热板法或UV固化模式之一进行固化。

5. 发明授权

KR100891518B1 반도체 소자의 제조방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR100891518B1
公开(公告)日：2009-04-06
申请号：KR1020060137202
申请日：2006-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 김은정 , 구자춘 , 김찬배 , 안상태 , 정채오 , 안현주 , 이효석 , 민성규
IPC分类号： H01L21/20 , H01L21/027
摘要： 본 발명은, 하드마스크막으로서 비정질 탄소막과 TEOS막의 적층막을 사용하는 반도체 소자의 제조방법에 있어서, 상기 TEOS막은 ALD 방식으로 형성하는 것을 특징으로 한다.
摘要翻译：根据本发明，在使用非晶碳膜和TEOS膜的层叠膜作为硬掩模膜的半导体器件的制造方法中，通过ALD方法形成TEOS膜。

6. 发明授权

KR100891532B1 반도체 소자의 패턴 형성방법 失效
标题翻译：半导体器件形成方法
公开(公告)号：KR100891532B1
公开(公告)日：2009-04-03
申请号：KR1020070091799
申请日：2007-09-10
申请人： 에스케이하이닉스 주식회사
发明人： 안현주 , 이종민 , 김찬배 , 정채오 , 이효석 , 민성규
IPC分类号： H01L21/027
摘要： 본 발명은 미세 패턴을 구현하기 위하여 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 미세 패턴 형성방법에 있어서, 반도체 기판 상에 패턴이 형성되는 제1영역, 패턴이 형성되지 않는 제2영역과 패턴이 형성되는 제3영역 및 패턴이 형성되지 않는 제4영역이 순차적으로 반복되어 구비된 식각대상층을 형성하는 단계와, 상기 식각대상층 상에 하드마스크용 비정질 탄소막을 형성하는 단계와, 상기 식각대상층의 제1영역과 제3영역 상에 형성된 비정질 탄소막 부분이 상기 식각대상층의 제2영역과 제4영역 상에 형성된 비정질 탄소막 부분 보다 치밀화되도록 상기 비정질 탄소막을 자외선 처리하는 단계와, 상기 식각대상층의 제2영역 및 제4영역 상에 형성된 비정질 탄소막 부분을 제거하여 식각대상층의 제2영역 및 제4영역을 노출하는 하드마스크패턴을 형성하는 단계 및 상기 하드마스크패턴을 이용해서 상기 노출된 식각대상층을 식각하는 단계를 포함한다.

7. 发明公开

KR1020090026683A 반도체 소자의 패턴 형성방법 失效
标题翻译：形成半导体器件图案的方法
公开(公告)号：KR1020090026683A
公开(公告)日：2009-03-13
申请号：KR1020070091799
申请日：2007-09-10
申请人： 에스케이하이닉스 주식회사
发明人： 안현주 , 이종민 , 김찬배 , 정채오 , 이효석 , 민성규
IPC分类号： H01L21/027
CPC分类号： H01L21/0338 , H01L21/0337 , H01L21/31144
摘要： A method for forming pattern of the semiconductor device is provided to realize a hard mask pattern without a spacer by selectively UV processing of an amorphous carbon film twice. A method for forming pattern of the semiconductor device is comprised of the steps: forming the etch target layer(210) in which a first or fourth domains (211,212,213,214) successively laminated; forming an amorphous carbon film(220) for a hard mask on the etch target layer; UV-process the amorphous carbon film to make the amorphous carbon film formed on the second and the fourth region more intense than that of the first and the third region; forming the hard mask pattern exposing the second part and fourth region of the etch target layer by removing the amorphous carbon film on the second and fourth region; etching the exposed etch target layer by using the hard mask pattern.
摘要翻译：提供了一种用于形成半导体器件的图案的方法，通过非晶碳膜的两次选择性UV处理来实现没有间隔物的硬掩模图案。一种用于形成半导体器件的图案的方法包括以下步骤：形成其中连续层压的第一或第四畴（211,212,213,214）的蚀刻目标层（210）在所述蚀刻目标层上形成用于硬掩模的无定形碳膜（220）紫外线处理无定形碳膜，使得形成在第二和第四区域上的无定形碳膜比第一和第三区域更强烈; 通过去除第二和第四区域上的无定形碳膜来形成暴露蚀刻目标层的第二部分和第四区域的硬掩模图案; 通过使用硬掩模图案蚀刻暴露的蚀刻目标层。

8. 发明公开

KR1020090026677A 반도체 소자의 절연막 형성방법 失效
标题翻译：形成半导体器件介质层的方法
公开(公告)号：KR1020090026677A
公开(公告)日：2009-03-13
申请号：KR1020070091792
申请日：2007-09-10
申请人： 에스케이하이닉스 주식회사
发明人： 정채오 , 이종민 , 김찬배 , 안현주 , 이효석 , 민성규
IPC分类号： H01L21/31
CPC分类号： H01L21/02225 , H01L21/02315 , H01L21/324 , H01L21/76837
摘要： A method for forming dielectric layer of semiconductor device is provided to increase production yield by improving the characteristic of the device. A method for forming dielectric layer of semiconductor device is comprised of the steps: forming a conductive pattern(210) on a semiconductor substrate(200); forming a first reactor (220a) on the surface of the conductive pattern; forming the interlayer insulating film(230) covering the conductive pattern; forming the second reactor (220b) on the surface of the interlayer insulating film; annealing interlayer insulating film.
摘要翻译：提供一种用于形成半导体器件的介电层的方法，通过改善器件的特性来提高产量。用于形成半导体器件的电介质层的方法包括以下步骤：在半导体衬底（200）上形成导电图案（210）; 在所述导电图案的表面上形成第一反应器（220a）; 形成覆盖所述导电图案的所述层间绝缘膜（230）在层间绝缘膜的表面上形成第二反应器（220b）; 退火层间绝缘膜。

9. 发明授权

KR100881396B1 반도체 소자의 제조방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR100881396B1
公开(公告)日：2009-02-05
申请号：KR1020070060775
申请日：2007-06-20
申请人： 에스케이하이닉스 주식회사
发明人： 김찬배 , 이종민 , 정채오 , 안현주 , 이효석 , 민성규
IPC分类号： H01L21/31 , H01L21/324
CPC分类号： H01L21/76825 , H01L21/76828 , H01L21/76829
摘要： 본 발명에 따른 반도체 소자의 제조방법은, 배선이 형성된 반도체 기판 상부에 저유전막을 형성하는 단계; 상기 저유전막을 1차 자외선 처리하는 단계; 상기 1차 자외선 처리된 저유전막 상에 보호막을 형성하는 단계; 및 상기 보호막을 포함한 저유전막을 2차 자외선 처리하는 단계;를 포함하는 것을 특징으로 한다.
摘要翻译：根据本发明的制造半导体器件的方法包括以下步骤：在其上形成有布线的半导体衬底上形成低介电膜; 对低介电膜进行主要的UV处理; 在低k电介质膜上形成保护膜; 并且对包括保护膜的低k电介质膜进行第二次紫外线处理。

10. 发明公开

KR1020090000519A 원통형 전하저장전극을 구비하는 캐패시터 제조 방법 无效
标题翻译：用圆筒储存节点制作电容器的方法
公开(公告)号：KR1020090000519A
公开(公告)日：2009-01-07
申请号：KR1020070064644
申请日：2007-06-28
申请人： 에스케이하이닉스 주식회사
发明人： 안현주 , 구자춘 , 김찬배 , 안상태 , 정채오 , 이효석 , 민성규 , 김은정
IPC分类号： H01L27/108
CPC分类号： H01L28/91 , H01L27/10852 , H01L27/10894
摘要： A capacitor manufacturing method including cylinder charge storage electrodes is provided to prevent leaning phenomenon of the charge storage electrodes with omitting a POM process by being deposited as a conformal form by progressing a forming process of an amorphous carbon layer by listing vacuum evaporation, etching and vacuum evaporation. A sacrificing layer is formed at the upper part of a substrate(31) in which a cell region and peripheral circuit area are equipped. A plurality of hole patterns are formed in the cell region by etching the sacrificing layer. Charge storage electrodes(35) of a cylinder type are formed inside the hole pattern respectively. A part of the charge storage electrodes is exposed by removing the sacrificing layer. A conformal amorphous carbon layer having uniform thickness regardless of a lower shape is formed at a whole side including the charge storage electrodes. An amorphous carbon pattern(36F,36G) catching the exposed top of the charge storage electrodes in which the amorphous carbon layer is blanket etched is formed. The sacrificing layer is altogether removed. The amorphous carbon pattern is removed.
摘要翻译：提供一种包括圆柱体电荷存储电极的电容器制造方法，以通过列出真空蒸发，蚀刻和真空进行无定形碳层的形成过程，通过作为保形形式沉积而省略POM工艺的电荷存储电极的倾斜现象蒸发。牺牲层形成在其中装有单元区域和外围电路区域的基板（31）的上部。通过蚀刻牺牲层，在单元区域中形成多个孔图案。在孔图案内分别形成圆柱形的电荷存储电极（35）。通过去除牺牲层来暴露电荷存储电极的一部分。在包括电荷存储电极的整个侧面上形成具有均匀厚度而不管较小形状的共形无定形碳层。捕获其中无定形碳层被覆盖蚀刻的电荷存储电极的暴露顶部的无定形碳图案（36F，36G）。牺牲层完全被去除。去除无定形碳图案。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式