专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020090091554A 반도체 소자의 제조 방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020090091554A
公开(公告)日：2009-08-28
申请号：KR1020080016885
申请日：2008-02-25
申请人： 에스케이하이닉스 주식회사
发明人： 김형규
IPC分类号： H01L21/60 , H01L21/28
CPC分类号： H01L24/05 , H01L24/03 , H01L2224/02166 , H01L2224/05558 , H01L2924/01005 , H01L2924/01006 , H01L2924/01022 , H01L2924/01033 , H01L2924/0105 , H01L2924/01074 , H01L2924/01082 , H01L2924/04941
摘要： A manufacturing method of semiconductor device is provided to improve the adhesive strength by increasing the contact area between the PIQ layer and the metal pad. An inter-layer insulating film(305) is formed at the upper part of semiconductor substrate(300). The inter-layer insulating film is etched and the trench is created. The metal pad is formed on the upper part of interlayer insulating film in which the trench is created. The step height is formed at the metal pad by the trench. A passivation layer(340) is formed on the whole upper unit including the metal pad(325) in which the step height is formed. The passivation layer on the metal pad is etched. The part of passivation layer remains on the surface of metal pad. The PIQ(Polyimide Isoindro Quirazorindione) layer(345) is formed at the step difference upper part and the side wall of the etched passivation layer. Curing and etching process are performed in the PIQ layer and the metal pad is opened.
摘要翻译：提供半导体器件的制造方法，通过增加PIQ层和金属焊盘之间的接触面积来提高粘合强度。在半导体衬底（300）的上部形成层间绝缘膜（305）。蚀刻层间绝缘膜并产生沟槽。金属焊盘形成在其中形成沟槽的层间绝缘膜的上部。通过沟槽在金属焊盘处形成台阶高度。在包括形成台阶高度的金属垫（325）的整个上部单元上形成钝化层（340）。蚀刻金属焊盘上的钝化层。钝化层的一部分保留在金属垫的表面上。在蚀刻的钝化层的台阶差上部和侧壁上形成PIQ（聚酰亚胺Isoindro喹唑啉二酮）层（345）。在PIQ层中进行固化和蚀刻处理，并打开金属垫。

2. 发明授权

KR101984783B1 반도체 제조 장치의 냉각 시스템 有权
公开(公告)号：KR101984783B1
公开(公告)日：2019-06-03
申请号：KR1020170105194
申请日：2017-08-21
申请人： 에스케이하이닉스 주식회사 , (주)넥썸
发明人： 김형규 , 김남원
IPC分类号： H01L21/67

3. 发明授权

KR101129772B1 반도체 소자의 퓨즈 및 그 형성 방법 有权
标题翻译：半导体器件的保险丝及其使用方法
公开(公告)号：KR101129772B1
公开(公告)日：2012-04-13
申请号：KR1020090069431
申请日：2009-07-29
申请人： 에스케이하이닉스 주식회사
发明人： 김형규
IPC分类号： H01L23/62 , H01L21/82
CPC分类号： H01L23/5258 , H01L2924/0002 , H01L2924/00
摘要： A fuse of a semiconductor device includes first fuse metals formed over an underlying structure and a second fuse metal formed between the first fuse metals. Accordingly, upon blowing, the fuse metals are not migrated under conditions, such as specific temperature and specific humidity. Thus, reliability of a semiconductor device can be improved.

4. 发明公开

KR1020110054330A 반도체 소자의 퓨즈 失效
标题翻译：半导体器件保险丝
公开(公告)号：KR1020110054330A
公开(公告)日：2011-05-25
申请号：KR1020090110939
申请日：2009-11-17
申请人： 에스케이하이닉스 주식회사
发明人： 김형규
IPC分类号： H01L23/62 , H01L21/82
CPC分类号： H01L23/5256 , H01L21/268 , H01L21/76897
摘要： PURPOSE: A fuse of a semiconductor device is provided to prevent defects due to radiant energy by minimizing the downward transmission of the radiant energy of laser. CONSTITUTION: The fuse of a semiconductor device includes a lower wire(102) and a fuse wire(104). The lower wire is separated on a semiconductor substrate in two rows. The fuse wire is connected to the lower wire with a contact and is made of copper.
摘要翻译：目的：提供半导体器件的保险丝，以通过最小化激光器的辐射能的向下传输来防止由辐射能引起的缺陷。构成：半导体器件的熔丝包括下导线（102）和熔丝（104）。下导线在半导体衬底上分成两行。熔丝通过触点连接到下线，由铜制成。

5. 发明授权

KR100919588B1 반도체 소자의 제조 방법 失效
公开(公告)号：KR100919588B1
公开(公告)日：2009-10-01
申请号：KR1020070110685
申请日：2007-10-31
申请人： 에스케이하이닉스 주식회사
发明人： 김형규
IPC分类号： H01L21/60
CPC分类号： H01L24/03 , H01L23/3192 , H01L24/05 , H01L2224/02166 , H01L2224/0362 , H01L2224/03831 , H01L2224/03903 , H01L2224/04042 , H01L2224/05551 , H01L2224/05553 , H01L2224/05556 , H01L2224/05567 , H01L2224/93 , H01L2924/01005 , H01L2924/01006 , H01L2924/0105 , H01L2924/01082 , H01L2924/1436 , H01L2924/1443 , H01L2224/03
摘要： 본 발명은 반도체 소자의 제조 방법 관한 것으로, 금속 패드를 식각하여 중앙부가 오목한 형태의 트렌치를 형성하거나, 상기 금속 패드의 에지부에 홀 형태 또는 바 형태의 트렌치를 형성함으로써, 상기 금속 패드와 PIQ(Polymide Isoindro Quirazorindione)층 간의 접촉 면적을 증가시켜 접착 능력을 향상시키며, 이로 인해 후속 큐어링 공정 시 상기 금속 패드가 과도하게 오픈되어 상기 금속 패드 하부 레이어가 어택되는 현상을 방지하여 소자의 특성을 향상시키는 기술을 개시한다.

6. 发明公开

KR1020090044549A 반도체 소자의 제조 방법 失效
标题翻译： 반도체소자의제조방법
公开(公告)号：KR1020090044549A
公开(公告)日：2009-05-07
申请号：KR1020070110685
申请日：2007-10-31
申请人： 에스케이하이닉스 주식회사
发明人： 김형규
IPC分类号： H01L21/60
CPC分类号： H01L24/03 , H01L23/3192 , H01L24/05 , H01L2224/02166 , H01L2224/0362 , H01L2224/03831 , H01L2224/03903 , H01L2224/04042 , H01L2224/05551 , H01L2224/05553 , H01L2224/05556 , H01L2224/05567 , H01L2224/93 , H01L2924/01005 , H01L2924/01006 , H01L2924/0105 , H01L2924/01082 , H01L2924/1436 , H01L2924/1443 , H01L2224/03
摘要： A manufacturing method of a semiconductor device wherein a metal pad is etched to form a trench in which a central part is concave in form, or to form a trench in the shape of a cylinder or a parallelepiped on the edge part of a metal pad. Accordingly, the contact area between a polymide isoindro quirazorindione (PIQ) or similar curable layer and the metal pad is increased and the bondability is improved. Accordingly, the technology of improving the characteristic of device by preventing the problem that the metal pad is excessively opened in a subsequent curing process and the layer of a lower portion of the metal pad is attacked is disclosed.
摘要翻译：一种半导体器件的制造方法，其中对金属焊盘进行蚀刻以形成其中央部分凹入形式的沟槽或者在金属焊盘的边缘部分上形成圆柱体或平行六面体形状的沟槽。因此，聚酰胺异吲哚喹唑啉二酮（PIQ）或类似可固化层与金属垫之间的接触面积增加并且可粘合性得到改善。因此，公开了通过防止在随后的固化过程中金属焊盘过度开口以及金属焊盘下部的层受到攻击的问题来改善器件特性的技术。

7. 发明公开

KR1020170049839A 고속 신호를 캡쳐할 수 있는 반도체 시스템 및 전자 장치 审中-实审
标题翻译：半导体系统和能够捕获高速信号的电子设备
公开(公告)号：KR1020170049839A
公开(公告)日：2017-05-11
申请号：KR1020150150661
申请日：2015-10-29
申请人： 에스케이하이닉스 주식회사
发明人： 김형규 , 이일훈
IPC分类号： G06F13/24 , G06F12/00
CPC分类号： G06F13/16 , G06F13/4068 , G11C5/04
摘要： 반도체시스템은호스트, 메모리및 드라이빙모듈을포함할수 있다. 상기드라이빙모듈은호스트와메모리사이에서전송되는신호를드라이빙하여, 상기호스트와상기메모리사이에서전송되는신호를모니터링하더라도상기신호의강도를유지시킬수 있다.
摘要翻译：半导体系统可以包括主机，存储器和驱动模块。即使在监视主机与存储器之间传输的信号时，驱动模块也可以驱动在主机与存储器之间传输的信号以维持信号的强度。

8. 发明授权

KR101177486B1 반도체 소자 및 그 형성 방법 有权
公开(公告)号：KR101177486B1
公开(公告)日：2012-08-27
申请号：KR1020110007984
申请日：2011-01-26
申请人： 에스케이하이닉스 주식회사
发明人： 김바울 , 김형규
IPC分类号： H01L27/108 , H01L21/8242
摘要： 본 발명의 반도체 소자의 형성 방법은 소자분리막 및 활성영역이 구비된 셀 영역 및 상기 소자분리막만이 구비된 셀 가장자리 영역을 포함하는 반도체 기판 내 매립된 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상부에 실링절연막을 형성하는 단계와, 상기 실링절연막 상부 및 상기 셀 가장자리 영역의 상기 소자분리막 상부에 배리어막을 형성하는 단계와, 상기 반도체 기판 상부 및 상기 배리어막 사이에 저장전극 콘택플러그를 형성하는 단계 및 상기 셀 가장자리 영역의 상기 배리어막 및 상기 실링절연막을 관통하며 상기 게이트 전극과 연결되는 금속 콘택플러그를 형성하는 단계를 포함하는 것을 특징으로 하여, 게이트 금속과 금속 콘택플러그의 연결 시 반도체 기판과 금속 콘택플러그가 연결되는 문제를 방지하여 반도체 소자의 특성을 향상시킬 수 있는 효과를 제공한다.

9. 发明公开

KR1020120087586A 반도체 소자 및 그 형성 방법 无效
标题翻译：半导体器件及其形成方法
公开(公告)号：KR1020120087586A
公开(公告)日：2012-08-07
申请号：KR1020110008876
申请日：2011-01-28
申请人： 에스케이하이닉스 주식회사
发明人： 김형규 , 김바울
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L27/10855 , H01L21/76897 , H01L27/10823 , H01L27/10876 , H01L27/10885
摘要： PURPOSE: A semiconductor device and a forming method thereof are provided to prevent the generation of a punch by connecting a metal contact plug and a second storage electrode contact plug. CONSTITUTION: A gate electrode(106) is buried within a cell area and a semiconductor substrate. A first barrier layer is included on an upper potion of the gate electrode in the cell area. A first storage electrode contact plug(138a) is included on both upper end portions of an active area. A second storage electrode contact plug(138b) is included on an upper potion of the gate electrode in an edge portion of the cell area. A metal contact plug(144) is included on the upper portion of one storage electrode contact plug from storage electrode contact plugs.
摘要翻译：目的：提供半导体器件及其形成方法，以通过连接金属接触插塞和第二存储电极接触插塞来防止产生冲头。构成：栅电极（106）被埋在电池区域和半导体衬底内。第一阻挡层包括在电池区域中的栅电极的上部。第一存储电极接触插塞（138a）包括在有源区域的两个上端部分上。第二存储电极接触插塞（138b）包括在电池区域的边缘部分中的栅极电极的上部。一个存储电极接触插塞的上部由存储电极接触插塞包括金属接触插塞（144）。

10. 发明公开

KR1020110011945A 반도체 소자의 퓨즈 및 그 형성 방법 有权
标题翻译：半导体器件的保险丝及其使用方法
公开(公告)号：KR1020110011945A
公开(公告)日：2011-02-09
申请号：KR1020090069431
申请日：2009-07-29
申请人： 에스케이하이닉스 주식회사
发明人： 김형규
IPC分类号： H01L23/62 , H01L21/82
CPC分类号： H01L23/5258 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: A semiconductor device fuse and a forming method thereof are provided to improve the reliability of a semiconductor device by preventing the migration of fuse metal by including the second fuse metal which fills between the first fuse metal and the first fuse metal on the bottom structure. CONSTITUTION: A bottom insulating layer(102) is formed on a semiconductor substrate(100). A nitride film(104) is formed on the bottom insulating layer. The fuse metals(110, 112) made of double materials are formed on the bottom insulating layer. The fuse metal is separated with constant interval by a trench oxide film and a nitride film.
摘要翻译：目的：提供半导体器件熔丝及其形成方法，以通过包括填充在第一熔丝金属和第一熔丝金属之间的第二熔丝金属在底部结构上来防止熔丝金属的迁移来提高半导体器件的可靠性。构成：在半导体衬底（100）上形成底部绝缘层（102）。在底部绝缘层上形成氮化物膜（104）。由双层材料制成的熔丝金属（110,112）形成在底部绝缘层上。熔丝金属通过沟槽氧化膜和氮化物膜以恒定间隔分开。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式