专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140043721A 용량 결합형 플라즈마를 이용하는 반도체 프로세싱 시스템 및 방법들 有权
标题翻译：半导体处理系统和使用电容耦合等离子体的方法
公开(公告)号：KR1020140043721A
公开(公告)日：2014-04-10
申请号：KR1020137021493
申请日：2011-12-20
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 양,장규 , 밀러,매튜엘. , 첸,싱롱 , 척,키엔엔. , 리앙,퀴웨이 , 벤카타라만,샨카르 , 루보미르스키,드미트리
IPC分类号： H01L21/205 , H01L21/3065
CPC分类号： H05H1/24 , C23C16/45565 , C23C16/45585 , H01J37/32091 , H01J37/32357 , H01J37/32422 , H01J37/3244 , H01J37/32449 , H01J37/32532 , H01J37/32541 , H01J37/32568 , H01J37/32724 , H01L21/02274
摘要： 프로세스 챔버 내부에 위치된 용량 결합형 플라즈마(CCP) 유닛을 가지는 기판 프로세싱 시스템이 개시된다. CCP 유닛이 제 1 전극과 제 2 전극 사이에 형성된 플라즈마 여기 영역을 포함할 수 있을 것이다. 제 1 가스가 플라즈마 여기 영역으로 유입되도록 허용하기 위한 제 1의 복수의 개구부들을 제 1 전극이 포함할 수 있을 것이고, 그리고 활성화된 가스가 플라즈마 여기 영역을 빠져나오도록 허용하기 위한 제 2의 복수의 개구부들을 제 2 전극이 포함할 수 있을 것이다. 시스템은 제 1 가스를 CCP의 제 1 전극으로 공급하기 위한 가스 유입구, 및 기판을 지지하도록 동작할 수 있는 받침대를 더 포함할 수 있을 것이다. 받침대는 가스 반응 영역 아래에 위치되며, 활성화된 가스가 CCP 유닛으로부터 상기 가스 반응 영역 내로 이동된다.
摘要翻译：描述了具有位于处理室内的电容耦合等离子体（CCP）单元的衬底处理系统。 CCP单元可以包括形成在第一电极和第二电极之间的等离子体激发区域。第一电极可以包括允许第一气体进入等离子体激发区域的第一多个开口，并且第二电极可以包括允许活化气体离开等离子体激发区域的第二多个开口。该系统还可以包括用于将第一气体供应到CCP单元的第一电极的气体入口和可操作以支撑衬底的基座。基座位于气体反应区域的下方，活性气体从CCP单元行进。

2. 发明公开

KR1020120125623A 라디칼-성분 ＣＶＤ를 위한 인시츄 오존 경화 审中-实审
标题翻译： INSITU臭氧治疗放射性CVD
公开(公告)号：KR1020120125623A
公开(公告)日：2012-11-16
申请号：KR1020127020619
申请日：2010-12-20
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 왕,린린 , 말릭,압지트바수 , 잉글,니틴케이. , 벤카타라만,샨카르
IPC分类号： H01L21/02 , C23C16/34 , C23C16/452 , C23C16/56
CPC分类号： H01L21/0217 , C23C16/345 , C23C16/452 , C23C16/56 , H01J37/32357 , H01L21/02164 , H01L21/022 , H01L21/02274 , H01L21/02326 , H01L21/02337 , H01L21/0234 , H01L21/02315
摘要： 유전체 층을 형성하기 위한 방법이 설명된다. 그러한 방법은 실리콘-함유 전구체를 플라즈마 유출물과 혼합하는 단계, 그리고 실리콘-및-질소-함유 층을 기판 상에 증착하는 단계를 포함한다. 실리콘-및-질소-함유 층은 실리콘-및-질소-함유 층을 증착하기 위해서 사용된 동일한 기판 프로세싱 영역 내의 오존-함유 분위기에서 경화함으로써 실리콘-및-산소-함유 층으로 변환된다. 다른 실리콘-및-질소-함유 층이 실리콘-및-산소-함유 층 상에 증착될 수 있고 그리고 기판 프로세싱 영역으로부터 기판을 제거하지 않고 층들의 스택이 모두 오존 내에서 다시 경화될 것이다. 정수의 복수의 증착-경화 사이클 후에, 실리콘-및-산소-함유 층들의 스택의 변환체가 산소-함유 분위기 내에서 고온에서 어닐링될 수 있다.

3. 发明授权

KR102166922B1 다수의 플라즈마 구성들을 갖는 반도체 프로세싱 시스템들 有权
公开(公告)号：KR102166922B1
公开(公告)日：2020-10-16
申请号：KR1020157021238
申请日：2014-01-27
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 루보미르스키,드미트리 , 첸,싱롱 , 벤카타라만,샨카르
IPC分类号： H01J37/32 , C23C16/54 , H01L21/3213 , C23C16/455 , H01L21/67

4. 发明授权

KR101115750B1 실리콘 이산화물의 막 품질을 강화시키는 신규한 증착-플라즈마 경화 사이클 프로세스 有权
标题翻译：一种新型沉积 - 等离子体固化循环过程，以提高二氧化硅膜的质量
公开(公告)号：KR101115750B1
公开(公告)日：2012-03-07
申请号：KR1020087031774
申请日：2007-05-29
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 첸,시아오린 , 네마니,스리니바스,디. , 벤카타라만,샨카르
IPC分类号： H01L21/205
CPC分类号： C23C16/56 , C23C16/045 , C23C16/402 , H01L21/02126 , H01L21/02164 , H01L21/02211 , H01L21/02271 , H01L21/02277 , H01L21/02323 , H01L21/0234 , H01L21/02359 , H01L21/31612 , H01L21/76224 , H01L22/12 , H01L2924/0002 , H01L2924/00
摘要： 실리콘산화물로기판상의갭을충진하는방법이개시된다. 상기방법은증착챔버에유기-실리콘전구체및 산소전구체를주입하는단계, 기판상의갭에제 1 실리콘산화물층이형성되도록전구체들을반응시키는단계, 및층내의탄소함량을감소시키기위해제 1 실리콘산화물층을에칭하는단계를포함한다. 실리콘산화물층들은갭이충진된후 어닐링된다.

5. 发明公开

KR1020100128302A 포토레지스트 또는 건식 에칭이 필요없는 패턴화된 하드 마스크 막의 형성（ＲＦＰ）을 위한 공정 시퀀스 有权
标题翻译：用于形成图形硬片（RFP）的过程序列，不需要用于光刻胶或干蚀刻
公开(公告)号：KR1020100128302A
公开(公告)日：2010-12-07
申请号：KR1020107021066
申请日：2009-02-05
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 네마니,스리니바스,디. , 벤카타라만,샨카르 , 이예,엘리에,와이.
IPC分类号： H01L21/027 , G03F7/00
CPC分类号： G03F7/0757 , H01L21/02164 , H01L21/3086 , H01L21/3105 , H01L21/31111 , H01L21/31612 , H01L21/6719 , H01L21/67207 , H01L21/0273 , H01L21/0274
摘要： 본 발명의 한 가지 구체예는 자외선을 이용하여 하드마스크 막을 패턴화시키는 방법 및 시스템을 개시하고 있다.
Embodiments of the present invention alleviate the processing problem of depositing and etching photoresist in order to produce a hardmask pattern. A hardmask layer, such as, silicon oxide, is first deposited on a substrate within a deposition chamber. In some cases, the hardmask layer is baked or annealed following deposition. After which, portions of the hardmask layer are exposed with ultraviolet light. The ultraviolet light produces a pattern of exposed and unexposed portions of hardmask material. Following the exposure, an etching process, such as a wet etch, may occur that removes the unexposed portions of the hardmask. Following the etch, the hardmask may be annealed, baked or subjected to a plasma treatment.

6. 发明公开

KR1020020020271A 규소 탄화물 박막의 이중 플라즈마 처리 失效
标题翻译：形成硅碳膜的方法
公开(公告)号：KR1020020020271A
公开(公告)日：2002-03-14
申请号：KR1020010055098
申请日：2001-09-07
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 슈,치 , 슈,핑 , 시아,리-쿤 , 벤카타라만,샨카르 , 이에,엘리
IPC分类号： H01L21/205
CPC分类号： H01L21/76829 , C23C16/0272 , C23C16/325 , H01L21/3105 , H01L21/314 , H01L21/76801 , H01L21/76813 , H01L21/76826
摘要： PURPOSE: A method for forming silicon carbide films is provided to form a reliable silicon carbide diffusion barrier for integrated circuit fabrication. CONSTITUTION: The multilayer silicon carbide stack comprises a thin silicon carbide seed layer(e.g., silicon carbide seed layer less than about 100 angstrom thick) having a thicker silicon carbide layer(e.g., silicon carbide layer at least 300 angstrom thick) formed thereon. The multilayer silicon carbide stack is formed by depositing the thin silicon carbide seed layer on a substrate. After the silicon carbide seed layer is deposited on the substrate it is treated with a helium containing plasma. Thereafter, the thicker silicon carbide layer is deposited on the plasma treated silicon carbide seed layer. The multilayer silicon carbide stack is compatible with integrated circuit fabrication processes. In one integrated circuit fabrication process, the multilayer silicon carbide stack is used as a barrier layer. In another integrated circuit fabrication process, the multilayer silicon carbide stack is used as a hardmask for fabricating an interconnect structure.
摘要翻译：目的：提供一种用于形成碳化硅膜的方法，以形成用于集成电路制造的可靠的碳化硅扩散阻挡层。构成：多层碳化硅堆叠包括在其上形成有较厚碳化硅层（例如，至少300埃厚的碳化硅层）的薄碳化硅种子层（例如，小于约100埃厚的碳化硅种子层）。多层碳化硅堆叠通过将薄碳化硅种子层沉积在基底上而形成。在碳化硅种子层沉积在基底上之后，用含氦的等离子体处理。此后，较厚的碳化硅层沉积在等离子体处理的碳化硅种子层上。多层碳化硅堆叠与集成电路制造工艺兼容。在一个集成电路制造工艺中，多层碳化硅堆叠用作阻挡层。在另一个集成电路制造工艺中，多层碳化硅堆叠被用作制造互连结构的硬掩模。

7. 发明授权

KR102011079B1 감소된 아웃개싱을 위한 표면 처리 및 증착 有权
公开(公告)号：KR102011079B1
公开(公告)日：2019-08-14
申请号：KR1020147003784
申请日：2012-06-28
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 리앙,징메이 , 첸,시아오린 , 잉글,니틴,케이. , 벤카타라만,샨카르
IPC分类号： H01L21/02 , C23C16/34 , C23C16/40 , C23C16/452 , C23C16/455 , C23C16/505 , C23C16/56

8. 发明授权

KR101837648B1 라디칼-컴포넌트 ＣＶＤ를 위한 인시츄 오존 경화 有权
公开(公告)号：KR101837648B1
公开(公告)日：2018-04-19
申请号：KR1020127020619
申请日：2010-12-20
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 왕,린린 , 말릭,압지트바수 , 잉글,니틴케이. , 벤카타라만,샨카르
IPC分类号： H01L21/02 , C23C16/34 , C23C16/452 , C23C16/56
CPC分类号： H01L21/0217 , C23C16/345 , C23C16/452 , C23C16/56 , H01J37/32357 , H01L21/02164 , H01L21/022 , H01L21/02274 , H01L21/02326 , H01L21/02337 , H01L21/0234
摘要： 유전체층을형성하는방법들이설명된다. 그러한방법들은실리콘-함유전구체를플라즈마유출물과혼합하는단계, 및실리콘-및-질소-함유층을기판상에증착하는단계를포함한다. 실리콘-및-질소-함유층은실리콘-및-질소-함유층을증착하기위해서사용된동일한기판프로세싱영역에서의오존-함유분위기에서의경화에의해실리콘-및-산소-함유층으로변환된다. 다른실리콘-및-질소-함유층이실리콘-및-산소-함유층 상에증착될수 있고그리고기판프로세싱영역으로부터기판을제거하지않고층들의스택이모두오존에서다시경화될수 있다. 정수배의증착-경화사이클후에, 실리콘-및-산소-함유층들의스택의변환체가산소-함유환경에서더 높은온도에서어닐링될수 있다.

9. 发明公开

KR1020150115780A 다수의 플라즈마 구성들을 갖는 반도체 프로세싱 시스템들 审中-实审
标题翻译：具有多个等离子体配置的半导体处理系统
公开(公告)号：KR1020150115780A
公开(公告)日：2015-10-14
申请号：KR1020157021238
申请日：2014-01-27
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 루보미르스키,드미트리 , 첸,싱롱 , 벤카타라만,샨카르
IPC分类号： H01L21/3213 , H01J37/32 , C23C16/54 , H01L21/3065
CPC分类号： H01J37/32357 , C23C16/54 , H01J37/32899 , H01L21/32136
摘要： 예시적인시스템은챔버를포함할수 있고, 챔버는챔버의프로세싱영역에반도체기판을수용(contain)하도록구성된다. 시스템은, 챔버의제 1 액세스(access)와유체적으로(fluidly) 커플링되며, 제 1 액세스를통해챔버내로제 1 전구체를전달하도록구성되는제 1 원격플라즈마유닛을포함할수 있다. 시스템은또한, 챔버의제 2 액세스와유체적으로커플링되며, 제 2 액세스를통해챔버내로제 2 전구체를전달하도록구성되는제 2 원격플라즈마유닛을더 포함할수 있다. 제 1 및제 2 액세스는, 챔버의프로세싱영역과분리되어있고프로세싱영역과유체적으로커플링된, 챔버의혼합영역(mixing region)과유체적으로커플링될수 있다. 혼합영역은, 제 1 및제 2 전구체들이챔버의프로세싱영역외부에서(externally) 서로상호작용하게허용하도록구성될수 있다.

10. 发明公开

KR1020140010434A 평탄화-후 치밀화 无效
标题翻译：后期平面化差异
公开(公告)号：KR1020140010434A
公开(公告)日：2014-01-24
申请号：KR1020137026432
申请日：2012-03-08
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 리앙,징메이 , 잉글,니틴케이. , 벤카타라만,샨카르
IPC分类号： H01L21/31 , H01L21/304
CPC分类号： H01L21/02164 , H01L21/02337 , H01L21/3105 , H01L21/31055 , H01L21/316 , H01L21/76229
摘要： 패턴화된 기판 상에 고밀도 갭충진 실리콘 산화물을 형성하기 위한 프로세스들이 설명된다. 프로세스들은 특히 좁은 트랜치들에서 갭충진 실리콘 산화물의 밀도를 증가시킨다. 또한, 넓은 트랜치들 및 리세스된 개방 영역들에서 밀도가 증가될 수 있다. 좁은 트랜치 및 넓은 트랜치/개방 영역들에서 갭충진 실리콘 산화물의 밀도들은 에칭 레이트들이 더 근접하게 매치하게 허용하는 처리에 뒤따라서 더 유사하게 된다. 이러한 효과는 또한, 패턴 로딩 효과의 감소로서 설명될 수 있다. 프로세스는 실리콘 산화물을 형성한 다음 평탄화하는 것을 수반한다. 평탄화는 좁은 트랜치들에 더 근접하게 배치된 새로운 유전체 인터페이스를 노출시킨다. 새롭게 노출된 인터페이스는 평탄화된 표면을 어닐링하고 그리고/또는 플라즈마에 노출시킴으로써 치밀화 처리를 용이하게 한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式