专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101111429B1 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101111429B1
公开(公告)日：2012-02-16
申请号：KR1020100038234
申请日：2010-04-26
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이일학 , 이정석 , 김인태 , 정대현
IPC分类号： H01L21/60 , H01L23/48
摘要： 본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 레벨 패키지의 입출력단자인 구리필러의 구조를 칩의 본딩패드에서 벗어난 위치에 형성하여, 구조적으로 취약한 반도체 칩의 본딩패드에 작용하는 스트레스를 최소화시킬 수 있도록 한 반도체 장치 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 포지티브 포토레지스트와 네가티브 포토레지스트를 이용하여, 웨이퍼 레벨 패키지의 입출력단자인 구리필러를 스트레스의 영향을 받지 않는 위치인 반도체 칩의 본딩패드로부터 벗어난 위치에 형성하는 동시에 구리필러와 본딩패드가 재배선도금라인으로 연결되도록 함으로써, 외부 충격과 같은 스트레스로부터 구리필러 및 본딩패드를 보호할 수 있도록 한 반도체 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.

2. 发明授权

KR101099581B1 반도체패키지의 와이어 본딩 방법 有权
标题翻译：半导体封装线接合方法
公开(公告)号：KR101099581B1
公开(公告)日：2011-12-28
申请号：KR1020100008178
申请日：2010-01-29
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 강경남 , 김인태
IPC分类号： H01L21/60 , H01L23/48
CPC分类号： H01L24/73 , H01L2224/32145 , H01L2224/32225 , H01L2224/45015 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/48472 , H01L2224/73265 , H01L2224/78 , H01L2224/78301 , H01L2224/85 , H01L2224/85181 , H01L2924/00011 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012 , H01L2924/00015
摘要： 본 발명은 반도체칩과 기판을 본딩와이어로 본딩할 때 본딩와이어의 루프높이를 최소화하여 반도체패키지의 전체 두께를 줄일 수 있는 반도체패키지의 와이어 본딩 방법에 관한 것이다.
본 발명은 반도체칩의 본딩패드에 본딩와이어의 일단부를 1차 스티치 본딩한 후, 상기 본딩와이어의 타단부를 기판의 본딩영역에 2차 스티치 본딩함으로써, 기존의 볼 본딩시 볼을 만들지 않으므로 와이어의 루프높이를 낮출 수 있어서 반도체패키지의 전체 두께를 줄일 수 있고, 와이어의 길이를 줄이므로 와이어의 사용량을 줄일 수 있고, 스태거드 타입의 반도체칩에 와이어 본딩시 내측본딩패드는 볼 본딩하고 외측본딩패드는 스티치 본딩함으로써, 교번되게 배열되는 내측본딩패드와 외측본딩패드의 본딩와이어 간격을 넓게 확보하여 와이어가 단락되는 현상을 저감할 수 있는 반도체패키지의 와이어 본딩방법을 제공한다.
摘要翻译：目的：提供一种半导体封装的引线接合方法，用于在进行半导体芯片和基板的引线接合时代替在现有的第一球接合中将接合线缝合在半导体芯片的接合焊盘上，从而降低使用量的焊线和制造成本是不必要的。构成：半导体封装的引线接合方法由以下步骤构成。接合线的一端首先缝合在半导体芯片的焊盘（15）上。接合线的另一端部在基板的接合区域（17）上进行第二线圈接合。接合线的环路高度最小化。

3. 发明授权

KR100710133B1 반도체 패키지용 인쇄회로기판 有权
标题翻译：半导体封装印刷电路板
公开(公告)号：KR100710133B1
公开(公告)日：2007-04-23
申请号：KR1020010025488
申请日：2001-05-10
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 홍영문 , 박두현 , 김인태
IPC分类号： H01L23/485
CPC分类号： H01L2224/48091 , H01L2224/48227 , H01L2924/15311 , H01L2924/00014
摘要： 본 발명은 작업자가 인쇄회로기판을 취급함에 있어서 발생되는 정전기를 예방함으로써 반도체 칩의 집적회로를 보호할 수 있는 정전기 방지용 인쇄회로기판을 제공한다.
본 발명은 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 외곽패턴들 모두가 상호 접속상태가 되도록 상기 외곽패턴들을 차례로 연결한 도전 트레이스를 포함하는 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
본 발명은 다른 실시예로서, 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 도전패턴의 중앙패턴부와 외곽패턴들을 분리시키는 접속차단부를 구비한 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
또한, 본 발명은 또 다른 실시예로서, 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 외곽패턴들 모두가 상호 접속상태가 되도록 상기 외곽패턴들을 차례로 연결한 도전 트레이스와; 상기 도전패턴의 중앙패턴부와 외곽패턴들을 분리시키는 접속차단부와; 일단은 도전트레이스에 연결되고 타단은 상기 칩 패드 저면을 가로질러 그라운드 패턴과 연결된 그라운드 트레이스를 구비한 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
정전기, 도전 트레이스, 슬롯, 그라운드

4. 发明授权

KR101121827B1 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101121827B1
公开(公告)日：2012-03-21
申请号：KR1020100033643
申请日：2010-04-13
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이정석 , 김인태 , 이진안
IPC分类号： H01L23/48
CPC分类号： H01L2224/05018 , H01L2224/05558
摘要： 본 발명은 재배선층에 가해지는 스트레스를 줄여 신뢰성을 확보할 수 있는 반도체 패키지 및 그 제조 방법에 관한 것이다.
이를 위해, 일면에 형성되는 다수의 본드 패드 및 일면과 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이, 패시베이션층 상부에 형성된 제 1 절연층, 본드 패드 및 제 1 절연층의 상부에 형성되며, 본드 패드와 일측이 인접하고, 타측에는 제 1 절연층이 일정 영역 노출되도록 제 1 개구부가 형성되어 있는 재배선층, 재배선층의 제 1 개구부를 채우도록 형성되는 고정부 및 패터닝되어 제 1 개구부 측의 재배선층이 노출되도록 형성되는 제 2 개구부를 포함하여, 재배선층 상부에 형성되는 제 2 절연층 및 제 2 절연층의 제 2 개구부를 통하여 외부로 노출된 재배선층 상부에 형성되는 적어도 하나의 솔더볼을 포함하고, 본드 패드, 재배선층 및 솔더볼은 전기적으로 연결된 반도체 패키지가 개시된다.

5. 发明公开

KR1020110088609A 반도체패키지의 와이어 본딩 방법 有权
标题翻译：用于连接半导体封装线的方法
公开(公告)号：KR1020110088609A
公开(公告)日：2011-08-04
申请号：KR1020100008178
申请日：2010-01-29
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 강경남 , 김인태
IPC分类号： H01L21/60 , H01L23/48
CPC分类号： H01L24/73 , H01L2224/32145 , H01L2224/32225 , H01L2224/45015 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/48472 , H01L2224/73265 , H01L2224/78 , H01L2224/78301 , H01L2224/85 , H01L2224/85181 , H01L2924/00011 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012 , H01L2924/00015
摘要： PURPOSE: A wire bonding method of a semiconductor package is provided to stitch-bond a bonding wire on a bonding pad of a semiconductor chip instead of existing first ball bonding when performing a wire bonding of the semiconductor chip and substrate, thereby reducing the used amount of the bonding wire and manufacturing cost since ball making is unnecessary. CONSTITUTION: A wire bonding method of a semiconductor package is comprised of following procedures. One end of a bonding wire is first stitch-bonded on a bonding pad(15) of a semiconductor chip. The other end part of the bonding wire is second stitch-bonded on a bonding area(17) of a substrate. The loop height of the bonding wire is minimized.
摘要翻译：目的：提供一种半导体封装的引线接合方法，用于在进行半导体芯片和基板的引线接合时代替在现有的第一球接合中将接合线缝合在半导体芯片的接合焊盘上，从而降低使用量的焊线和制造成本是不必要的。构成：半导体封装的引线接合方法由以下步骤构成。接合线的一端首先缝合在半导体芯片的焊盘（15）上。接合线的另一端部在基板的接合区域（17）上进行第二线圈接合。接合线的环路高度最小化。

6. 发明公开

KR1020130064907A 반도체 장치 제조 방법 有权
标题翻译：制造半导体封装的方法
公开(公告)号：KR1020130064907A
公开(公告)日：2013-06-19
申请号：KR1020110131525
申请日：2011-12-09
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이정석 , 김인태 , 박재식
IPC分类号： H01L21/60 , H01L23/48
CPC分类号： H01L2224/11 , H01L2924/00012
摘要： PURPOSE: A method for manufacturing a semiconductor package is provided to reduce the number of process and process time by forming an UBM by using a redistribution line as a plating line after the redistribution line is formed. CONSTITUTION: A first passivation layer(16) is formed in a surface except the bonding pad(12) of a semiconductor chip(10). A first seed layer(20) is formed in the upper surface of the bonding pad and the first passivation layer. A first photoresist is coated on the surface of the first passivation layer. A redistribution line(18) is formed on the first seed layer. A second photoresist is coated on the area except the other end part of the redistribution line. An UBM is formed on the other end part of the redistribution line.
摘要翻译：目的：提供一种制造半导体封装的方法，通过在再分布线形成之后通过使用再分配线作为电镀线来形成UBM来减少工艺和工艺时间。构成：除了半导体芯片（10）的焊盘（12）之外的表面中形成第一钝化层（16）。第一种子层（20）形成在接合焊盘的上表面和第一钝化层中。第一光致抗蚀剂涂覆在第一钝化层的表面上。再分配线（18）形成在第一种子层上。在再分配线的另一端部以外的区域涂覆第二光致抗蚀剂。 UBM形成在再分配线的另一端部分上。

7. 发明公开

KR1020120054757A 반도체 장치 有权
标题翻译：半导体封装
公开(公告)号：KR1020120054757A
公开(公告)日：2012-05-31
申请号：KR1020100116030
申请日：2010-11-22
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이정석 , 김인태 , 김윤주
IPC分类号： H01L23/16 , H01L23/488 , H01L21/60
CPC分类号： H01L2224/02122 , H01L2224/02126 , H01L2224/0401 , H01L2224/05552 , H01L2224/05555 , H01L2224/06051 , H01L2224/13012 , H01L2224/13027 , H01L2224/14 , H01L2224/1403 , H01L2224/14051 , H01L2224/14131 , H01L2224/14136 , H01L2224/14179 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要： PURPOSE: A semiconductor device is provided to buffer stress according to a warpage phenomenon by supporting an input/output terminal such as a solder ball or a bump attached on the outer side of a semiconductor chip using a support member. CONSTITUTION: A semiconductor chip(10) comprises an electrode pad(14). The electrode pad is arranged on the whole area of the semiconductor chip with an equal distance from each other. A bump or a solder ball(40) is attached on the electrode pad. A support member(60) arranges a passivation material(62) for reducing stress on an uppermost second passivation film(20). The support member supports the bump or the solder ball on the surface of the semiconductor chip.
摘要翻译：目的：提供一种半导体器件，通过使用支撑构件来支撑附接在半导体芯片的外侧上的诸如焊球或凸块的输入/输出端子，根据翘曲现象来缓冲应力。构成：半导体芯片（10）包括电极焊盘（14）。电极焊盘以相等的距离配置在半导体芯片的整个区域上。凸块或焊球（40）附着在电极垫上。支撑构件（60）布置用于在最上面的第二钝化膜（20）上减小应力的钝化材料（62）。支撑构件在半导体芯片的表面上支撑凸起或焊球。

8. 发明公开

KR1020110114155A 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020110114155A
公开(公告)日：2011-10-19
申请号：KR1020100033643
申请日：2010-04-13
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이정석 , 김인태 , 이진안
IPC分类号： H01L23/48
CPC分类号： H01L2224/05018 , H01L2224/05558
摘要： 본 발명은 재배선층에 가해지는 스트레스를 줄여 신뢰성을 확보할 수 있는 반도체 패키지 및 그 제조 방법에 관한 것이다.
이를 위해, 일면에 형성되는 다수의 본드 패드 및 일면과 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이, 패시베이션층 상부에 형성된 제 1 절연층, 본드 패드 및 제 1 절연층의 상부에 형성되며, 본드 패드와 일측이 인접하고, 타측에는 제 1 절연층이 일정 영역 노출되도록 제 1 개구부가 형성되어 있는 재배선층, 재배선층의 제 1 개구부를 채우도록 형성되는 고정부 및 패터닝되어 제 1 개구부 측의 재배선층이 노출되도록 형성되는 제 2 개구부를 포함하여, 재배선층 상부에 형성되는 제 2 절연층 및 제 2 절연층의 제 2 개구부를 통하여 외부로 노출된 재배선층 상부에 형성되는 적어도 하나의 솔더볼을 포함하고, 본드 패드, 재배선층 및 솔더볼은 전기적으로 연결된 반도체 패키지가 개시된다.

9. 发明公开

KR1020110091055A 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020110091055A
公开(公告)日：2011-08-11
申请号：KR1020100010682
申请日：2010-02-05
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이정석 , 김인태 , 이진안
IPC分类号： H01L23/12 , H01L21/60
CPC分类号： H01L2224/11 , H01L2924/00012
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to maintain the shape of copper filler and the adhesive state between UBM and the copper filler by absorbing stress in a buffer member of a photo-resist material. CONSTITUTION: An input-output terminal is fused on a bonding pad(12) of each semiconductor chip(10) of a wafer(100) state by UBM(16). A buffer member(24) is included in the input-output terminal and the floor side of the buffer member is attached to a part of the UBM. The input-output terminal is copper filler(20) and the buffer member is negative photo-resist. A passivation layer is formed on the semiconductor chip.
摘要翻译：目的：提供一种半导体器件及其制造方法，通过吸收光致抗蚀剂材料的缓冲部件中的应力来保持铜填充物的形状和UBM与铜填料之间的粘合状态。构成：通过UBM（16）将输入输出端子熔合在晶片（100）状态的每个半导体芯片（10）的焊盘（12）上。缓冲构件（24）包括在输入输出端子中，并且缓冲构件的地板侧附接到UBM的一部分。输入输出端子为铜填料（20），缓冲部件为负光致抗蚀剂。在半导体芯片上形成钝化层。

10. 发明公开

KR1020020086768A 반도체 패키지용 인쇄회로기판 有权
标题翻译：印刷电路板用于半导体封装
公开(公告)号：KR1020020086768A
公开(公告)日：2002-11-20
申请号：KR1020010025488
申请日：2001-05-10
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 홍영문 , 박두현 , 김인태
IPC分类号： H01L23/485
CPC分类号： H01L2224/48091 , H01L2224/48227 , H01L2924/15311 , H01L2924/00014
摘要： PURPOSE: A printed circuit board for semiconductor package is provided to protect an IC(Integrated Circuit) of a semiconductor chip by preventing static electricity generated between a worker and the printed circuit board. CONSTITUTION: A plurality of package units are formed on a printed circuit board. A plurality of semiconductor chips is mounted on a chip pad portion of the package unit. The package unit has a sealing portion(9), a plurality of conductive patterns(22), and a plurality of via holes. The sealing portion(9) is used for sealing a contact pad of the semiconductor chip and a bond finger. The conductive patterns(22) are extended from the bond finger to an outline of a printed circuit board. The via hole is installed at the conductive pattern(22) in order to connect the conductive patterns(22) with each other. The conductive pattern(22) is formed with a center pattern part(222) and an outline pattern part(224).
摘要翻译：目的：提供一种用于半导体封装的印刷电路板，用于通过防止工作人员和印刷电路板之间产生的静电来保护半导体芯片的IC（集成电路）。构成：在印刷电路板上形成多个封装单元。多个半导体芯片安装在封装单元的芯片焊盘部分上。封装单元具有密封部分（9），多个导电图案（22）和多个通孔。密封部分（9）用于密封半导体芯片的接触焊盘和粘合指状物。导电图案（22）从接合指状物延伸到印刷电路板的轮廓。为了将导电图案（22）彼此连接，通孔安装在导电图案（22）处。导电图案（22）形成有中心图案部分（222）和轮廓图案部分（224）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式