专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100880109B1 내장된 강유전성 소자의 제조공정을 위한 오염 제어법 失效
标题翻译：嵌入式微波器件制造工艺的污染控制
公开(公告)号：KR100880109B1
公开(公告)日：2009-01-21
申请号：KR1020020046627
申请日：2002-08-07
申请人： 애질런트 테크놀로지스, 인크.
发明人： 길버트스티븐알 , 허드트레이스큐 , 미카리미라우라더블유 , 서머펠트스코트 , 콜롬보루이지
IPC分类号： H01L27/105
CPC分类号： H01L21/6708 , H01L21/31122 , H01L21/32136 , H01L27/0805 , H01L27/11502 , H01L28/55
摘要： 본 발명은 표준 CMOS 제조 공정에 부적합한 강유전성 소자 오염 물질(예를 들어, Pb, Zr, Ti 및 Ir)이 엄격히 제어되는 강유전성 소자의 제조방법에 관한 것이다. 특히, 강유전성 소자가 형성된 후 기판의 후측 및 가장자리 표면으로부터 부적합한 물질을 제거하기 위한 특수한 에칭 화학물질이 개발되었다. 또한, 에칭이 곤란한 오염물질(예를 들어, Ir)의 제거를 보조하기 위해, 기판의 하부 표면 및 가장자리 표면(및, 일부 양태에서는, 전면 가장자리 이외의 영역 표면) 위에 희생층을 배치할 수 있다. 이러한 방식으로 상기 강유전성 소자의 제조공정을 표준 반도체 제조 공정과 통합할 수 있고, 이로 인해 강유전성 소자가 겸용 장비(예를 들어, 스테퍼, 계측 기구 등)를 통해 상호 오염될 실질적인 위험 없이 반도체 집적 회로와 함께 형성될 수 있다.

2. 发明公开

KR1020030014659A 강유전성 Ｐｂ(Ｚｒ,Ｔｉ)Ｏ3 막의 형성법 无效
标题翻译：用于制备电镀Pb（Zr，Ti）O3薄膜的方法
公开(公告)号：KR1020030014659A
公开(公告)日：2003-02-19
申请号：KR1020020046878
申请日：2002-08-08
申请人： 애질런트 테크놀로지스, 인크.
发明人： 길버트스티븐알 , 싱카우샬 , 아가왈산제브 , 헌터스테반
IPC分类号： H01L21/8247
CPC分类号： C23C16/409 , H01L21/31691 , Y10S427/101
摘要： PURPOSE: A method for fabricating a ferroelectric Pb(Zr, Ti)O3(PZT) film is provided to form a PZT thin film having thicknesses of 70 nanometer or less to be fabricated at a relatively low deposition temperature and with high within-wafer uniformity and high throughput. CONSTITUTION: In one embodiment, a source reagent solution comprises a mixture of a lead precursor, a titanium precursor and a zirconium precursor in a solvent medium. The source reagent solution is vaporized to form a precursor vapor. The precursor vapor is introduced into a chemical vapor deposition chamber containing a substrate(22). In another embodiment, before deposition, the substrate is preheated during a preheating period. After the preheating period, the substrate is disposed on a heated susceptor(24) during a heating period, after which a PZT film is formed on the heated substrate.
摘要翻译：目的：提供一种制造铁电Pb（Zr，Ti）O 3（PZT）膜的方法，以形成厚度为70纳米或更小的PZT薄膜，以便在相对低的沉积温度下制造并具有高的晶片内均匀性和高吞吐量。构成：在一个实施方案中，源试剂溶液在溶剂介质中包含铅前体，钛前体和锆前体的混合物。源试剂溶液蒸发以形成前体蒸气。前体蒸气被引入包含基底（22）的化学气相沉积室中。在另一个实施例中，在沉积之前，在预热期间预热衬底。在预热期间之后，在加热期间将衬底设置在加热的基座（24）上，之后在被加热的衬底上形成PZT膜。

3. 发明公开

KR1020040014283A 반도체 소자용 상유전체 물질 및 그의 제조방법 无效
标题翻译：用于半导体器件的电介质材料及其制造方法
公开(公告)号：KR1020040014283A
公开(公告)日：2004-02-14
申请号：KR1020030054170
申请日：2003-08-05
申请人： 애질런트 테크놀로지스, 인크.
发明人： 길버트스티븐알 , 아가르왈산지브 , 썸머펠트스콧 , 헌터에스알스테반지
IPC分类号： H01L27/04
CPC分类号： H01L21/02197 , C23C16/0272 , C23C16/409 , H01L21/31604 , H01L21/31691 , H01L27/11502 , H01L27/11507 , H01L28/56
摘要： PURPOSE: A method for forming a paraelectric semiconductor device is provided to easily control grain size and orientation, to improve uniformity and to secure low-temperature processing at 600°C and below. CONSTITUTION: A seed layer is deposited on an oxide electrode using a paraelectric material precursor. Then, a paraelectric layer is deposited on the seed layer using the paraelectric material precursor. In the deposition processing of paraelectric layer, N2O gas is used and the pressure of 1-10 Torr is used. Also, the seed layer is deposited on the oxide electrode under the temperature of 600°C and below.
摘要翻译：目的：提供一种用于形成顺电半导体器件的方法，以容易地控制晶粒尺寸和取向，以提高均匀性并确保在600℃及以下的低温处理。构成：使用顺电材料前体将种子层沉积在氧化物电极上。然后，使用顺电材料前体在种子层上沉积顺电层。在顺电层的沉积处理中，使用N2O气体，使用1-10托的压力。此外，种子层在600℃以下的温度下沉积在氧化物电极上。

4. 发明公开

KR1020030014627A 내장된 강유전성 소자의 제조공정을 위한 오염 제어법 失效
标题翻译：嵌入式电磁装置制造工艺的污染控制方法
公开(公告)号：KR1020030014627A
公开(公告)日：2003-02-19
申请号：KR1020020046627
申请日：2002-08-07
申请人： 애질런트 테크놀로지스, 인크.
发明人： 길버트스티븐알 , 허드트레이스큐 , 미카리미라우라더블유 , 서머펠트스코트 , 콜롬보루이지
IPC分类号： H01L27/105
CPC分类号： H01L21/6708 , H01L21/31122 , H01L21/32136 , H01L27/0805 , H01L27/11502 , H01L28/55
摘要： PURPOSE: A contamination control method for an embedded ferroelectric device fabrication process is provided to form a ferroelectric device together with a semiconductor integrated circuit without substantial risk of cross contamination through shared equipment(e.g., steppers, metrology tools, and the like) by integrating a ferroelectric device fabrication process with a standard semiconductor fabrication process. CONSTITUTION: Ferroelectric device contaminant substrates(e.g., Pb, Zr, Ti and Ir) that are incompatible with standard complementary metal oxide semiconductor(CMOS) fabrication processes are tightly controlled. Specific etch chemistries have been developed to remove incompatible substances from the backside and edge surfaces of the substrate after a ferroelectric device has been formed. In addition, a sacrificial layer may be disposed over the bottom and edge surfaces(and, in some embodiments, the front side edge exclusion zone surface) of the substrate to assist in the removal of difficult-to-etch contaminants(e.g., Ir).
摘要翻译：目的：提供一种用于嵌入式铁电体器件制造工艺的污染控制方法，以与半导体集成电路一起形成铁电器件，而不会通过共享设备（例如，步进器，计量工具等）具有交叉污染的实质性风险，具有标准半导体制造工艺的铁电器件制造工艺。构成：与标准互补金属氧化物半导体（CMOS）制造工艺不兼容的铁电器件污染物基底（例如，Pb，Zr，Ti和Ir）被严格控制。已经开发了特定的蚀刻化学物质，以在形成铁电体器件之后从衬底的背面和边缘表面去除不相容的物质。此外，牺牲层可以设置在衬底的底部和边缘表面（以及在一些实施例中，前侧边缘排除区域表面）之上，以帮助去除难以蚀刻的污染物（例如，Ir）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式