专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170085981A 고 저항 층을 포함하는 반도체 구조들 및 관련된 반도체 구조들을 제조하기 위한 방법 审中-实审
标题翻译：包括高电阻层的半导体结构和用于制造相关半导体结构的方法
公开(公告)号：KR1020170085981A
公开(公告)日：2017-07-25
申请号：KR1020170006120
申请日：2017-01-13
申请人： 소이텍
发明人： 라두이오누트 , 데보네에릭
IPC分类号： H01L21/8238 , H01L21/768
CPC分类号： H01L23/5226 , H01L21/76254 , H01L21/76877 , H01L23/528 , H01L23/66 , H01L2223/6616
摘要： 반도체구조(140)를제조하는방법은, 초기기판(102) 상에디바이스층(100)을형성하는단계, 디바이스층(100)의제 1 표면을임시기판에부착하는단계, 및초기기판(102)의일부를제거함으로써디바이스층(100)의제 2 표면상에고 저항층(136)을형성하는단계를포함한다. 방법들은고 저항층(136)에최종기판(132)을부착하는단계및 임시기판을제거하는단계를더 포함한다. 이러한방법들에의해, 최종기판(132), 최종기판(132) 위에배치된고 저항층(136) 및고 저항층(136) 위에배치된디바이스층(100)을포함하는반도체구조들(140)이제조된다.
摘要翻译：制造半导体结构140的方法包括在初始衬底102上形成器件层100，将器件层100的第一表面附着到临时衬底，通过去除最内部分而在器件层100的第二表面上的耐受层136。该方法还包括将最终衬底132附接到高电阻层136并去除临时衬底。通过这些方法，包括最终衬底132，设置在最终衬底132上方的高电阻层136以及设置在高电阻层136上方的器件层100的半导体结构140，是乔。

2. 发明授权

KR101406090B1 반도체 층 내 결함 치유 방법 有权
标题翻译：在半导体层中固化缺陷的方法
公开(公告)号：KR101406090B1
公开(公告)日：2014-06-11
申请号：KR1020120081332
申请日：2012-07-25
申请人： 소이텍
发明人： 라두이오누트 , 구델크리스토프 , 베티주크리스텔르
IPC分类号： H01L21/027 , G03F1/76
CPC分类号： H01L21/76254 , H01L21/26513 , H01L21/324
摘要： 본 발명은 수신기 기판(2) 상에 이송된 반도체 층(10) 내 원자 종 주입과 연관된 결함 치유 방법으로서, 반도체 층(10)은 열 전도성이 이송된 반도체 층(10) 의 열 전도성보다 낮은 층(3, 3')에 의해 수신기 기판(2)으로부터 열적으로 절연되며, 방법이 수신기 기판(2)의 온도 증가를 500℃가 넘지 않게 하면서 층(10)의 융합 온도 미만의 온도로 반도체 층(10)을 가열하도록 시행된 선택적 전자기 방사의 반도체 층(10)에의 적용을 포함하는 것을 특징으로 하는 방법을 제공한다.

3. 发明授权

KR100944235B1 이중 플라즈마 ＵＴＢＯＸ失效
标题翻译：双等离子体UTBOX
公开(公告)号：KR100944235B1
公开(公告)日：2010-02-24
申请号：KR1020070116194
申请日：2007-11-14
申请人： 소이텍
发明人： 라두이오누트 , 랑베르,오드리
IPC分类号： H01L21/20 , H01L21/02
CPC分类号： H01L21/2007 , Y10T428/265
摘要： 반도체 물질들 중에서 선택된 물질들에서 실행된 두 기판들을 본딩하는 방법으로서, 상기 방법은:
- 열처리에 의해 두 기판들을 본딩하는 단계;
- 두 기판들 중의 제1 기판의 본딩되는 표면은 산화막을 포함하며, 각각의 기판의 본딩되는 표면의 플라즈마 활성화를 이행하고,
상기 방법은 상기 산화막의 플라즈마 활성화가 산소를 포함하는 분위기 하에서 실행되고, 제2 기판의 본딩되는 표면의 플라즈마 활성화는 비활성 분위기 하에서 실행되는 것을 특징으로 한다.
본딩, 플라즈마 활성화, 산화막, 열처리, 이전

4. 发明公开

KR1020080056630A 이중 플라즈마 ＵＴＢＯＸ失效
标题翻译：双等级UTBOX
公开(公告)号：KR1020080056630A
公开(公告)日：2008-06-23
申请号：KR1020070116194
申请日：2007-11-14
申请人： 소이텍
发明人： 라두이오누트 , 랑베르,오드리
IPC分类号： H01L21/20 , H01L21/02
CPC分类号： H01L21/2007 , Y10T428/265
摘要： A double plasma UTBOX(Ultra Thin Buried Oxide) is provided to reduce defects residing on a substrate and to increase the bonding energy obtained after plasma activation by bonding two substrates at oxygen atmosphere and at inert atmosphere. Two substrates are bonded through a thermal treatment. A bonded surface of a first substrate out of the two substrates includes an oxide layer. Plasma activation is performed at bonded surfaces of the two substrates. Plasma activation of the oxide layer is performed at atmosphere containing oxygen. Plasma activation of a bonded surface of a second substrate out of the two substrates is performed at inert atmosphere. The substrate including the oxide layer is a donor substrate for a layer transfer to a receiver substrate. The oxide layer is implemented by a thermal oxidation of the donor substrate. The transfer allows an SOI(Silicon On Insulator) structure to be implemented.
摘要翻译：提供了一种双等离子体UTBOX（Ultra Thin Buried Oxide），以减少残留在衬底上的缺陷，并且通过在氧气氛和惰性气氛下粘合两个衬底来增加等离子体激活后获得的结合能。通过热处理结合两个基底。两个基板中的第一基板的接合表面包括氧化物层。在两个基板的接合表面上进行等离子体活化。氧化物层的等离子体活化在含氧气氛下进行。在惰性气氛下进行两个基板中的第二基板的接合表面的等离子体活化。包括氧化物层的衬底是用于层转移到接收器衬底的施主衬底。氧化层通过供体衬底的热氧化来实现。该传输允许实现SOI（绝缘体上硅）结构。

5. 发明授权

KR102084541B1 금속/금속 결합을 가지는 복합 구조체의 생산방법 有权
公开(公告)号：KR102084541B1
公开(公告)日：2020-03-05
申请号：KR1020147036622
申请日：2013-06-05
申请人： 소이텍
发明人： 라두이오누트 , 브뢰카르트마르셀 , 카스텍스아르노 , 고댕구엘타즈 , 리우그레고리
IPC分类号： H01L21/18 , H01L21/28

6. 发明授权

KR101369007B1 지지기판에 기능화 층을 구비하는 반도체 구조물을 제조하기 위한 프로세스 有权
标题翻译：在支撑基板上制造包含官能化层的半导体结构的方法
公开(公告)号：KR101369007B1
公开(公告)日：2014-02-27
申请号：KR1020120081307
申请日：2012-07-25
申请人： 소이텍
发明人： 라두이오누트
IPC分类号： H01L21/20 , H01L21/265
CPC分类号： H01L21/187 , H01L21/8221 , H01L2924/00011 , H01L2224/80001
摘要： 본 발명은 지지기판(3)에 제1 기능화층(4)을 구비하는 반도체 구조물(1)을 제조하기 위한 프로세스에 있어서, (a) 제1 기능화 층(4) 및 이온주입 방향에 관해 제1 기능화 층(4) 아래에 배치된 희생 버퍼층(5)을 포함하는 소스기판(2)에, 제1 기능화 층(4) 및 적어도 일부의 희생 버퍼층(5)을 포함하는 소스기판(2)의 상부 부분(20)의 두께의 범위를 정하는 깊이로 이온 종(ionic species)을 이온주입하는 단계; (b) 소스기판(2)을 지지기판(3)에 접합하는 단계; (c) 소스기판(2)을 균열시켜 소스기판(2)의 상부 부분(20)를 지지기판(3)으로 이동시키는 단계; 및 (d) 희생 버퍼층(5)을 제1 기능화 층(4)에 관해 선택 식각하는 것에 의해 제거하는 단계;를 포함한다.

7. 发明公开

KR1020130014381A 반도체 층 내 결함 치유 방법 有权
标题翻译：在半导体层中固化缺陷的方法
公开(公告)号：KR1020130014381A
公开(公告)日：2013-02-07
申请号：KR1020120081332
申请日：2012-07-25
申请人： 소이텍
发明人： 라두이오누트 , 구델크리스토프 , 베티주크리스텔르
IPC分类号： H01L21/027 , G03F1/76
CPC分类号： H01L21/76254 , H01L21/26513 , H01L21/324 , G03F1/76 , H01L21/0273
摘要： PURPOSE: A method for recovering defects in a semiconductor layer is provided to activate an electrical function of a transferred layer. CONSTITUTION: An atomic seed is injected to a donor substrate to generate a brittle region in a transferred semiconductor layer(10). A layer(3) with lower thermal conductivity than the semiconductor layer is formed on a receiver substrate(2) or the donor substrate. The donor substrate is combined with the receiver substrate. The donor substrate is cracked to transfer the semiconductor layer to the receiver substrate. The surface of the transferred substrate layer is polished.
摘要翻译：目的：提供一种用于恢复半导体层中的缺陷的方法，以激活转移层的电功能。构成：将原子种子注入施主衬底以在转移的半导体层（10）中产生脆性区域。在接收器基板（2）或供体基板上形成具有比半导体层低的热导率的层（3）。供体衬底与接收器衬底组合。供体衬底被破裂以将半导体层转移到接收器衬底。抛光转印的基底层的表面。

8. 发明授权

KR102218891B1 디바이스를 위치시키는 방법 有权
公开(公告)号：KR102218891B1
公开(公告)日：2021-02-24
申请号：KR1020167001033
申请日：2014-06-24
申请人： 소이텍
发明人： 브뢰까르마르셀 , 라두이오누트 , 라가헤블랑샤르크리스텔레
IPC分类号： H01L27/146 , H01L23/544 , H01L21/027
摘要： 본발명은디바이스를위치시키는프로세스에있어서, a) 디바이스층(40) 및정렬마크들(50)을포함하는, 캐리어기판(10)을제공하는단계; b) 도너기판(60)을제공하는단계; c) 도너기판(60)에, 유용한층(80)의범위를규정하는취약영역(70)을형성하는단계; d) 도너기판(60) 및캐리어기판(10)을조립하는단계; 및 e) 유용한층(80)을디바이스층(40)에전사하기위해, 취약영역(70)에서도너기판(60)을파단하는단계;를포함하고, 정렬마크들(50)은디바이스층(40)에상에형성된공동들(90)에배치되고, 공동들(90)은, 디바이스층(40)의자유표면과같은높이의개구를가지는것을특징으로하는디바이스를위치시키는프로세스에관한것이다.

9. 发明公开

KR1020150023507A 금속/금속 결합을 가지는 복합 구조체의 생산방법 审中-实审
标题翻译：用金属/金属结合生产复合结构的方法
公开(公告)号：KR1020150023507A
公开(公告)日：2015-03-05
申请号：KR1020147036622
申请日：2013-06-05
申请人： 소이텍
发明人： 라두이오누트 , 브뢰카르트마르셀 , 카스텍스아르노 , 고댕구엘타즈 , 리우그레고리
IPC分类号： H01L21/18 , H01L21/28
CPC分类号： H01L24/83 , H01L21/187 , H01L21/30604 , H01L21/30625 , H01L22/12 , H01L23/562 , H01L24/32 , H01L2224/29124 , H01L2224/29155 , H01L2224/2916 , H01L2224/29169 , H01L2224/29171 , H01L2224/29176 , H01L2224/2918 , H01L2224/29181 , H01L2224/29184 , H01L2224/83201 , H01L2224/83203 , H01L2224/83895 , H01L2924/01014 , H01L2924/0504 , H01L2924/10253 , H01L2924/201 , Y10T428/12493 , Y10T428/12639 , Y10T428/12646 , Y10T428/12653 , Y10T428/12674 , H01L21/28026
摘要： 복합 구조체의 제조방법이 개시된다. 본 제조방법은, 제1 웨이퍼 및 제2 웨이퍼 사이의 결합 인터페이스가 결합 웨이브의 전파 이후에 0.7J/m
2 이하의 결합 에너지를 가지는 결합 웨이브의 전파 개시 단계 및 제1 웨이퍼 및 제2 웨이퍼의 결합 동안 유도된 스트레스 수준의 측정 단계로서, 스트레스 수준은 Ct = Rc/Ep 공식을 이용하여 계산되는 스트레스 변수 Ct에 기초하여 결정되고, 여기에서, Rc는 제1 웨이퍼 및 제2 웨이퍼 어셈블리의 곡률 반경(km)에 대응하고, Ep는 제1 웨이퍼 및 제2 웨이퍼 어셈블리의 두께(㎛)에 대응하고, 결정된 스트레스 수준 Ct가 0.07 이상일 때 결합을 유효화하는 단계를 포함하고, 결합 웨이브의 전파 개시 단계는, 20 mbar 미만의 압력의 환경 및 0.1 MPa 내지 33.3 MPa 사이의 기계적 압력을 두 웨이퍼 중 어느 하나에 적용하는 조건 중 적어도 하나의 조건 하에서 수행되는 것을 � ��징으로 한다.

10. 发明公开

KR1020140104477A 산화물층을 포함하는 구조 내에 위치한 결합 인터페이스의 안정화 방법 및 획득된 구조 审中-实审
标题翻译：粘结界面的方法，位于包含氧化层和获得结构的结构中
公开(公告)号：KR1020140104477A
公开(公告)日：2014-08-28
申请号：KR1020147018986
申请日：2012-12-13
申请人： 소이텍
发明人： 랑드뤼디디에 , 데이비드카롤 , 라두이오누트 , 카펠로루시아나 , 신쿠인얀
IPC分类号： H01L21/84 , H01L21/20 , H01L27/12
CPC分类号： H01L21/268 , H01L21/02354 , H01L21/2007 , H01L21/324 , H01L21/428
摘要： 본 발명은 전자공학, 광학 및/또는 광전자 분야에서 적용되고 능동층 (14)과 수신기 기판(2) 사이에 매립된 산화물층(5, 16, 23)을 포함하는 구조 (4) 내에 위치되어, 분자 접착에 의하여 획득되는 결합 인터페이스(3)의 안정화 방법에 대한 것이다. 본 발명에 따라, 상기 방법은 레이저(7)에 의하여 제공된 빛 에너지 플럭스로 구조(4)를 방사 처리하는 단계를 포함하고, 구조를 향하는 방향의 플럭스는 에너지 전환층(6)에 의하여 흡수되어 열로 전환되고, 열은 구조(4) 내에서 결합 인터페이스(3)를 향하여 확산되어 결합 인터페이스(3)가 안정화된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式