专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020120053343A 부동 소수점의 복합 연산장치 및 그 연산방법 有权
标题翻译：多用途浮点补偿单元的设备及其方法
公开(公告)号：KR1020120053343A
公开(公告)日：2012-05-25
申请号：KR1020100114564
申请日：2010-11-17
申请人： 삼성전자주식회사 , 연세대학교 산학협력단
发明人： 유형석 , 서동관 , 김석진 , 이용석 , 김산
IPC分类号： G06F7/483 , G06F7/544 , G06F7/52
CPC分类号： G06F7/483 , G06F7/5443 , G06F7/52
摘要： PURPOSE: A complex calculation apparatus with floating point numbers and a calculation method thereof are provided to minimize power consumption by omitting unnecessary calculations. CONSTITUTION: A partial product generator(110) calculates a partial product by dividing the mantissa of first and second floating point values in n-bit unit and adds the partial products to output single partial product sum and carry. A carry storage adder(120) creates first bit partial product sum and carry by adding the partial product sum and carry with the lowermost bit of the mantissa of a third floating point value. A carry select adder(130) creates mantissa presented in a second bit by adding the first bit partial product sum and carry with the uppermost bit of the mantissa of the third floating point value.
摘要翻译：目的：提供具有浮点数的复杂计算装置及其计算方法，以通过省略不必要的计算来最小化功耗。构成：部分乘积生成器（110）通过将第一和第二浮点值的尾数除以n位单位来计算部分乘积，并将部分乘积加到输出单个部分积和和进位。进位存储加法器（120）通过加上部分乘积和并携带第三浮点值的尾数的最低位来产生第一位部分积和和进位。进位选择加法器（130）通过将第一位部分积和相加并且携带第三浮点值的尾数的最高位来产生在第二位中呈现的尾数。

2. 发明授权

KR101735677B1 부동 소수점의 복합 연산장치 및 그 연산방법 有权
公开(公告)号：KR101735677B1
公开(公告)日：2017-05-16
申请号：KR1020100114564
申请日：2010-11-17
申请人： 삼성전자주식회사 , 연세대학교 산학협력단
发明人： 유형석 , 서동관 , 김석진 , 이용석 , 김산
IPC分类号： G06F7/483 , G06F7/544 , G06F7/52
CPC分类号： G06F7/483 , G06F7/5443
摘要： 부동소수점복합연산시불필요한연산과정을생략하여전력소모를최소화하고, 연산처리속도를향상시킬수 있는연산장치및 그연산방법을제공한다. 본발명의일 실시예에따른부동소수점복합연산장치는, 부동소수점인제1값과제2값의가수(mantissa)를 n비트단위로나누어부분곱을계산하고, 계산된부분곱들을가산하여하나의부분곱합과부분곱캐리를생성하는부분곱생성부와, 생성된부분곱합과부분곱캐리를부동소수점인제3값의가수의최하위비트와합산하여기 설정된비트수인제1 비트로표현되는제1 비트부분곱합과제1 비트부분곱캐리를생성하는캐리저장가산부와, 생성된제1 비트부분곱합과제1 비트부분곱캐리를제3값의가수의최상위비트와합산하여기 설정된비트수인제2 비트로표현되는가수를생성하는캐리선택가산부와, 제3값의가수값이 0인지여부에따라, 제1 비트부분곱합과제1 비트부분곱캐리가캐리저장가산부또는캐리선택가산부로전송되도록선택하는제1 선택부를포함한다. 이에따라, 부동소수점복합연산시불필요한연산과정을생략하여전력소모를최소화할 수있다.

3. 发明授权

KR102210997B1 VLIW 명령어를 처리하는 방법 및 장치와 VLIW 명령어를 처리하기 위한 명령어를 생성하는 방법 및 장치 有权
公开(公告)号：KR102210997B1
公开(公告)日：2021-02-02
申请号：KR1020140029203
申请日：2014-03-12
申请人： 삼성전자주식회사
发明人： 서동관 , 김석진 , 김도형 , 김태송
IPC分类号： G06F9/30
摘要： VLIW 명령어를처리하는방법및 장치가제공된다. 복수의슬롯들각각에대해 VLIW 명령어가할당되는지여부에대한정보를포함하고있는연산할당명령어를획득하고, 획득한연산할당명령어를기초로 VLIW 명령어가상기복수의슬롯들각각에할당되는지여부에대한정보를포함하는데이터베이스를갱신하며, 갱신된데이터베이스에기초하여, 적어도하나의 VLIW 명령어를상기복수의슬롯들각각에할당함으로써, VLIW 명령어로구성되는코드를효과적으로압축할수 있다.

4. 发明授权

KR101912427B1 재구성가능 프로세서 및 재구성가능 프로세서의 미니 코어 有权
公开(公告)号：KR101912427B1
公开(公告)日：2018-10-29
申请号：KR1020110133197
申请日：2011-12-12
申请人： 삼성전자주식회사
发明人： 서동관
IPC分类号： G06F15/80
CPC分类号： G06F15/7867 , G06F9/3001 , G06F9/3867
摘要： 유연한설계조건및 확장성을가지며고주파환경에서자원을효율적으로이용할수 있는미니코어(mini core) 기반의재구성가능프로세서기술이제공된다. 일양상에따른재구성가능프로세서는, 제 1 연산소자그룹(first group of operation elements)을포함하는제 1 펑션유닛(first function unit), 제 1 연산소자그룹과상이한제 2 연산소자그룹(second group of operation elements)을포함하는제 2 펑션유닛(second function unit), 및제 1 및제 2 펑션유닛을연결하기위한내부네트워크를포함하는다수의미니코어(mini core), 및각각의미니코어들을연결하기위한외부네트워크를포함할수 있다.

5. 发明公开

KR1020170071872A 메모리 컨트롤러, 전자 장치 및 메모리 컨트롤러의 제어 방법 审中-实审
标题翻译：内存控制器，电子设备和内存控制器的控制方法
公开(公告)号：KR1020170071872A
公开(公告)日：2017-06-26
申请号：KR1020150180044
申请日：2015-12-16
申请人： 삼성전자주식회사
发明人： 김석진 , 서동관
IPC分类号： G06F13/16 , G11C7/22
CPC分类号： G06F13/161 , G11C7/1072
摘要： 메모리컨트롤러가개시된다. 메모리컨트롤러는, 메인메모리와통신을수행하는통신모듈및 상기메인메모리에대한액세스요청(access request)에대응되는응답(response)이수신된시간에기초하여상기요청의레이턴시(latency)를판단하고, 상기판단된레이턴시와기설정된레이턴시를비교하여비교결과에대응되는동작을수행하는프로세서를포함한다.
摘要翻译：公开了一种存储器控制器。的存储器控制器，对应于所述通信模块和用于访问请求的时间yisusin响应（响应）的基础上，所述主存储器（访问请求），以执行主存储器和通信确定该请求的等待时间（等待时间），则以及处理器，用于将确定的等待时间与预设的等待时间进行比较，并执行与比较结果对应的操作。

6. 发明公开

KR1020130105183A 재구성 가능 프로세서의 검증 지원 장치 및 방법 审中-实审
标题翻译：用于支持可重构处理器验证的装置和方法
公开(公告)号：KR1020130105183A
公开(公告)日：2013-09-25
申请号：KR1020120027401
申请日：2012-03-16
申请人： 삼성전자주식회사
发明人： 조영철 , 김태송 , 서동관 , 한연조
IPC分类号： G06F11/28 , G06F9/455
CPC分类号： G06F11/3604 , G06F8/4452 , G06F11/3664 , G06F17/5027
摘要： PURPOSE: Verification support device and method are provided to improve the verification accuracy and performance by masking invalid operation mapped in prologue and epilogue of a loop by modulo scheduling of a coarse grained array (CGA) based processor. CONSTITUTION: An invalid operation judgment unit (110) judges invalid operation from a source code scheduling result. A masking hint generation unit (120) generates a masking hint for invalid operation. The invalid operation is operation mapped in a prologue or an epilogue of a loop according to modulo scheduling of a compiler. A reconfigurable processor is a CGA based processor. A masking hint (121) includes ID information of a functional unit in which cycle number and invalid operation are mapped from the prologue or the epilogue. [Reference numerals] (110) Invalid operation judgment unit; (120) Masking hint generation unit; (121) Hint; (201) Scheduling result
摘要翻译：目的：提供验证支持设备和方法，以通过基于粗粒度阵列（CGA）的处理器的模调度来掩蔽映射到循环序列和结尾的无效操作来提高验证精度和性能。构成：无效操作判断单元（110）根据源代码调度结果判断无效操作。屏蔽提示生成单元（120）生成用于无效操作的屏蔽提示。根据编译器的模调度，无效操作是在循环的序言或结尾进行映射的操作。可重构处理器是基于CGA的处理器。掩蔽提示（121）包括从序列或结尾映射循环次数和无效操作的功能单元的ID信息。（附图标记）（110）无效操作判断单元; （120）屏蔽提示生成单元; （121）提示; （201）调度结果

7. 发明公开

KR1020130066400A 재구성가능 프로세서 및 재구성가능 프로세서의 미니 코어 审中-实审
标题翻译：可重构处理器和可重构处理器的微型核心
公开(公告)号：KR1020130066400A
公开(公告)日：2013-06-20
申请号：KR1020110133197
申请日：2011-12-12
申请人： 삼성전자주식회사
发明人： 서동관
IPC分类号： G06F15/80
CPC分类号： G06F15/7867 , G06F9/3001 , G06F9/3867
摘要： PURPOSE: A performable processor and a mini core thereof are provided to increase performance and minimize unnecessary resource consumption in a high frequency environment by distributing the whole computing power to function units and designing the mini core by combining the function units. CONSTITUTION: A mini core(200) includes function units(201,202) having different computing power and includes operation elements(210a,210b). The computing power of the function units is defined based on a kind of the operation elements. The mini core includes an internal network(203) for connecting the function units. The mini core has the whole computing power according to the combination of the computing power of the function units. [Reference numerals] (210a) Operation element A; (210b) Operation element B; (210c) Operation element C; (210d) Operation element D
摘要翻译：目的：提供可执行的处理器及其迷你内核，以通过将功能单元分配整个计算能力并通过组合功能单元来设计迷你核心来提高性能并最大程度地减少高频环境中不必要的资源消耗。构成：迷你核（200）包括具有不同计算能力的功能单元（201,202），并且包括操作元件（210a，210b）。功能单元的计算能力基于操作元件的种类来定义。迷你核心包括用于连接功能单元的内部网络（203）。微型核心根据功能单元的计算能力结合，具有整体运算能力。（附图标记）（210a）操作元件A; （210b）操作元件B; （210c）操作元件C; （210d）操作元件D

8. 发明授权

KR102248846B1 데이터를 병렬 처리하는 방법 및 이를 위한 장치 有权
公开(公告)号：KR102248846B1
公开(公告)日：2021-05-06
申请号：KR1020150154758
申请日：2015-11-04
申请人： 삼성전자주식회사
发明人： 서동관 , 김석진 , 박영환
IPC分类号： G06F9/38 , G06F9/30 , G06T1/20
摘要： 메모리접근주소에의해데이터들을메모리에서읽고, 읽은데이터들중 동일한메모리의주소를가지는데이터를확인하고, 확인된데이터들중 하나를제외한나머지데이터들에대하여마스킹을하고, 확인된데이터를이용하여보정값을생성하고, 데이터들및 보정값을이용하여연산하고, 마스킹하지않은데이터에대해연산한데이터를메모리에저장하는, 데이터를병렬처리하는방법및 이를위한장치가개시된다.

9. 发明公开

KR1020170060843A VLIW 인터페이스 장치 및 제어 방법 审中-实审
标题翻译： VLIW接口装置和控制方法
公开(公告)号：KR1020170060843A
公开(公告)日：2017-06-02
申请号：KR1020150165555
申请日：2015-11-25
申请人： 삼성전자주식회사
发明人： 조영철 , 김석진 , 박철수 , 서동관
IPC分类号： G06F9/30 , G06F9/38
CPC分类号： G06F9/3802 , G06F9/3001 , G06F9/30043 , G06F9/3016 , G06F9/3824 , G06F9/3853 , G06F15/7839
摘要： VLIW 인터페이스장치및 제어방법이개시된다. VLIW 인터페이스장치는명령어및 데이터를저장하는메모리, 명령어및 데이터를처리하는프로세서를포함하고, 프로세서는메모리로부터명령어을로드하기위해명령어페치요청을출력하는명령페치모듈, 명령페치모듈에로드된명령어을디코딩하는디코더, 디코딩된명령어가연산명령어인경우연산기능을수행하는산술로직모듈, 명령어페치요청또는산술로직모듈로부터입력되는데이터페치요청을스케쥴링하는메모리인터페이스스케쥴러및 스케쥴링된명령어페치요청또는데이터페치요청에따라메모리접근연산을수행하는메모리연산모듈를포함한다.
摘要翻译：公开了一种VLIW接口设备和控制方法。 VLIW接口装置包括处理存储器的指令和数据用于存储指令和数据的处理器，并且被加载到指令处理器提取模块，指令提取模块，其输出解码myeongryeongeoeul取指令请求，以便从存储器加载myeongryeongeoeul 一个解码器，根据该译码的指令是操作命令的情况下，操作算术逻辑模块，用于执行一个功能时，取指令请求或算术逻辑用于调度取指令从模块，存储器接口的调度器接收到的请求的数据，并调度所述指令获取请求或数据取得请求以及用于执行存储器访问操作的存储器操作模块。

10. 发明公开

KR1020160046623A 재구성 가능 프로세서 및 그 동작 방법 审中-实审
标题翻译：可重构处理器及其操作方法
公开(公告)号：KR1020160046623A
公开(公告)日：2016-04-29
申请号：KR1020140142780
申请日：2014-10-21
申请人： 삼성전자주식회사
发明人： 서동관 , 권기석 , 박영환 , 이승원 , 김석진
IPC分类号： G06F9/38
CPC分类号： H03K19/17752 , G06F9/38 , G06F15/17375 , G06F2015/768
摘要： 제어프로세서로부터작업수행명령을수신하는단일구성메모리및 단일구성메모리로부터의구성정보를각각수신하는복수의재구성가능어레이를포함하고, 구성정보에기초하여복수의재구성가능어레이가작업을동시에수행하는것인재구성가능프로세서및 그동작방법을제공한다.
摘要翻译：本发明涉及一种可重配置处理器及其操作方法。可重新配置的处理器包括：单个配置存储器，其从控制处理器接收工作处理命令; 以及从单个配置存储器接收配置操作信息的多个可重新配置的阵列。可重新配置的阵列基于配置信息同时执行操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式