专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020020075004A 불량 칩들에 대한 잉킹 방법 无效
标题翻译：。。。。。。
公开(公告)号：KR1020020075004A
公开(公告)日：2002-10-04
申请号：KR1020010015156
申请日：2001-03-23
申请人： 삼성전자주식회사
发明人： 황성만
IPC分类号： H01L21/66
摘要： PURPOSE: A method for inking bad chips is provided to perform smoothly the off-line inking operation of a multi-chip test and set up coordinate values of bad chips by inscribing a start point in a wafer fabrication process or a wafer test process. CONSTITUTION: A start point is inscribed on a surface of a particular chip(13) in a wafer fabrication process for fabricating a wafer(11). A wafer test process for checking a state of the wafer(11) is performed. A multi-chip test process for testing chips formed on the wafer(11) is performed. A test result for total chips is stored in a computer file. An inking process is performed. The inking operation for placing inking dots(15) on bad chips is performed on the basis of the start point inscribed on the surface of the particular chip(13) by using the test result stored in the computer file.
摘要翻译：目的：提供一种用于打印不良芯片的方法，以顺利执行多芯片测试的离线上墨操作，并通过在晶片制造工艺或晶片测试工艺中记录起始点来设置不良芯片的坐标值。构成：在用于制造晶片（11）的晶片制造工艺中，将起始点刻在特定芯片（13）的表面上。执行用于检查晶片（11）的状态的晶片测试处理。执行用于测试晶片（11）上形成的芯片的多芯片测试工艺。总计芯片的测试结果存储在计算机文件中。执行着墨过程。通过使用存储在计算机文件中的测试结果，基于在特定芯片（13）的表面上刻有的起始点来执行将墨点（15）放置在坏芯片上的上墨操作。

2. 发明公开

KR1020020067795A 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 失效
标题翻译：用于制造具有轻型排水结构的金属氧化物半导体晶体管的方法
公开(公告)号：KR1020020067795A
公开(公告)日：2002-08-24
申请号：KR1020010008139
申请日：2001-02-19
申请人： 삼성전자주식회사
发明人： 황성만 , 박형무 , 맹동조 , 이혜령 , 박호우
IPC分类号： H01L29/78
CPC分类号： H01L21/823835 , H01L21/823814 , H01L21/823864
摘要： PURPOSE: A method for fabricating a metal-oxide-semiconductor(MOS) transistor with a lightly-doped-drain(LDD) structure is provided to reduce thermal budget of a low density source/drain region by forming a high density source/drain region prior to the low density source/drain region, and to increase the area of silicide by forming a structure having no spacer. CONSTITUTION: A semiconductor substrate(110) is prepared. A gate electrode(140A,140B) is formed on the semiconductor substrate. A spacer is formed on both sidewalls of the gate electrode. The first impurity region(190) of the first density is formed in the semiconductor substrate at both sides of the spacer. The spacer is eliminated. The second impurity region(200) of the second density lower than the first density is formed in the semiconductor substrate at both sides of the gate electrode exposed when the spacer is removed.
摘要翻译：目的：提供一种制造具有轻掺杂漏极（LDD）结构的金属氧化物半导体（MOS）晶体管的方法，以通过形成高密度源极/漏极区域来降低低密度源极/漏极区域的热预算在低密度源极/漏极区域之前，并且通过形成不具有间隔物的结构来增加硅化物的面积。构成：制备半导体衬底（110）。在半导体衬底上形成栅电极（140A，140B）。在栅电极的两个侧壁上形成间隔物。第一密度的第一杂质区域（190）形成在间隔物的两侧的半导体衬底中。间隔物被消除。第二密度低于第一密度的第二杂质区域（200）形成在半导体衬底中，当去除间隔物时，露出的栅电极的两侧。

3. 发明授权

KR100207482B1 스마트카드의 패리티검출장치 失效
标题翻译：用于智能卡的奇偶校验设备
公开(公告)号：KR100207482B1
公开(公告)日：1999-07-15
申请号：KR1019960028878
申请日：1996-07-16
申请人： 삼성전자주식회사
发明人： 황성만
IPC分类号： G06K19/07
摘要： 본 발명은 스마트카드의 패리티 검출 장치에 관해 게시한다. 본 발명은 스마트카드와 데이터를 주고받는 통로인 SIO선과, 상기 SIO선에 연결되어 상기 스마트카드에서 송신한 데이터를 수신하는 SIO 버퍼와, 입력단이 상기 SIO 버퍼의 출력단에 연결되어 상기 SIO 버퍼 내의 데이터의 패리티 검출 결과 오류가 없으면 상기 SIO선을 논리 하이가 되게 하고 오류가 있으면 상기 SIO선을 일정 시간 동안 논리 로우 상태가 되게 하는 패리티 검출부 및 상기 SIO 버퍼의 출력단에 입력단이 연결되어 초기에는 상기 SIO선을 논리 하이가 되게 하고, 데이터에 오류가 발생했을 때 논리 로우 상태인 SIO선을 일정 시간이 지나면 논리 하이 상태가 되게 하는 제어부를 구비함으로써 SIO선을 일일이 송수신 모드로 변환할 필요가 없이 하드웨어로 간단히 데이터의 송수신을 수행할 수가 있다.

4. 发明公开

KR1019980083379A 자동 리셋 기능을 갖는 스마트 카드 无效
标题翻译：具有自动重置功能的智能卡
公开(公告)号：KR1019980083379A
公开(公告)日：1998-12-05
申请号：KR1019970018657
申请日：1997-05-15
申请人： 삼성전자주식회사
发明人： 황성만
IPC分类号： G06K19/07
摘要： 본 발명은 외부로부터 비정상적인 신호가 입력될 때 자동으로 리셋되도록 하여 데이터의 안전성을 유지할 수 있는 자동 리셋 기능을 갖는 스마트 카드에 관한 것으로, 외부로부터 전원 전압을 입력받고, 그 값을 검출하는 전압 검출기와, 외부로부터 클럭을 입력받고, 그 주파수 값을 검출하는 주파수 검출기와, 상기 전압 검출기 및 주파수 검출기로부터 각각 전압 검출값 및 주파수 검출값을 입력받고, 외부로부터 클리어 신호를 입력받는 레지스터 플래그와, 일 입력단이 상기 전압 검출값을 입력받고, 타 입력단이 상기 주파수 검출값을 입력받는 제 1 오어 게이트와; 일 입력단이 상기 제 1 오어 게이트의 출력단에 연결되고, 타 입력단이 상기 레지스터 플래그로부터 인에이블 신호를 입력받는 앤드 게이트와, 일 입력단이 외부로부터 리셋 신호를 입력받고, 타 입력단이 상기 앤드 게이트의 출력단에 연결된 제 2 오어 게이트와, 상기 제 2 오어 게이트로부터 리셋 신호를 입력받는 CPU와, 상기 CPU에 연결되어 어드레스 신호 및 데이터, 그리고 제어 신호들이 전송되는 시스템 버스와, 상기 시스템 버스에 연결되어 데이터가 저장되고, 입출력되는 데이터 저장부를 포함한다. 이와 같은 자동 리셋 기능을 갖는 스마트 카드에 의해서, 외부로부터 스마트 카드의 IC에 인가된 비정상적인 주파수를 갖는 클럭 또는 전압에 의한 스마트 카드 IC의 오동작을 방지할 수 있고, 또한 스마트 카드 IC의 EEPROM 데이터의 변경에 의해 카드가 위조되는 등의 문제점을 해결할 수 있다.

5. 发明公开

KR1019920001661A QFP(Quadratic Flat Package) IC 칩의 테스트 핸들러 失效
标题翻译： QFP（二次平面封装）IC芯片的测试处理器
公开(公告)号：KR1019920001661A
公开(公告)日：1992-01-30
申请号：KR1019900009806
申请日：1990-06-30
申请人： 삼성전자주식회사
发明人： 황성만 , 김형수 , 김성동
IPC分类号： H01L21/66 , G01R31/26
摘要： 내용 없음

6. 发明公开

KR1019900010415A IC 소자의 특성 테스트용 시스템의 체크 장치 无效
标题翻译：检查系统的器件以测试IC器件的特性
公开(公告)号：KR1019900010415A
公开(公告)日：1990-07-07
申请号：KR1019880016521
申请日：1988-12-12
申请人： 삼성전자주식회사
发明人： 황성만 , 전재국
IPC分类号： G01R31/28
摘要： 내용 없음

7. 发明公开

KR1020020076475A 금속 패턴과 층간 절연막 사이에 형성된 확산 방지막을포함하는 반도체 소자 및 그의 제조방법 无效
标题翻译：包括金属模型和中间层介质之间形成的扩散阻挡层的半导体器件及其制造方法
公开(公告)号：KR1020020076475A
公开(公告)日：2002-10-11
申请号：KR1020010016328
申请日：2001-03-28
申请人： 삼성전자주식회사
发明人： 황성만 , 고장만
IPC分类号： H01L21/28
摘要： PURPOSE: A semiconductor device including a diffusion barrier formed between a metal pattern and an interlayer dielectric and a method for fabricating the same are provided to prevent contraction of a metal pattern by forming a diffusion barrier between floating oxide layers formed between the metal pattern and the metal pattern. CONSTITUTION: An interlayer dielectric(10) is formed on a semiconductor substrate. A metal pattern(12) is formed on the interlayer dielectric(10). A fire-resistant metal layer is formed on a whole surface of the semiconductor substrate. A spacer(14) is formed on a sidewall of the metal pattern(12). A thermal process is performed on the semiconductor substrate during 10 minutes to 3 hours. A diffusion barrier(16) is formed by combining oxygen component of the spacer(14) with metallic component of the metal pattern(12). A floating oxide layer(18) is formed thereon. The thermal process is performed on the floating oxide layer(18).
摘要翻译：目的：提供包括在金属图案和层间电介质之间形成的扩散阻挡层的半导体器件及其制造方法，以通过在金属图案和金属图案之间形成的浮动氧化物层之间形成扩散阻挡层来防止金属图案的收缩金属图案。构成：在半导体衬底上形成层间电介质（10）。在层间电介质（10）上形成金属图案（12）。在半导体基板的整个表面上形成耐火金属层。间隔物（14）形成在金属图案（12）的侧壁上。在半导体衬底上进行10分钟至3小时的热处理。通过将间隔物（14）的氧成分与金属图案（12）的金属成分结合，形成扩散阻挡层（16）。在其上形成浮动氧化物层（18）。在浮动氧化物层（18）上进行热处理。

8. 发明授权

KR100308793B1 반도체 소자 제조방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR100308793B1
公开(公告)日：2001-11-02
申请号：KR1019990045013
申请日：1999-10-18
申请人： 삼성전자주식회사
发明人： 황성만 , 박형무
IPC分类号： H01L21/76
CPC分类号： H01L21/76224
摘要： STI(shallow trench isolation) 에지부에서의홈 발생을억제하여트랜지스터의동작특성저하를막을수 있도록한 반도체소자제조방법이개시된다. 이를위하여본 발명에서는, 필드영역이노출되도록반도체기판상의액티브영역에패드산화막과폴리실리콘막및 산화방지막을순차적으로형성하는단계와; 상기기판의표면노출부를일정두께식각하여상기기판내에트랜치를형성하는단계와; 산화공정을이용하여상기트랜치의내측계면을따라제 1 절연막을형성하는단계와; 상기결과물전면에스트레스완충막을형성하는단계와; 상기트랜치내부가충분히채워지도록상기스트레스완충막상에제 2 절연막을형성하는단계와; 상기기판상의액티브영역에상기산화방지막이소정두께잔존되도록상기제 2 절연막을평탄화하여상기트랜치내에 STI를형성하는단계; 및상기잔존된산화방지막과그 하단의상기폴리실리콘막및 상기패드산화막을순차적으로제거하는단계로이루어진반도체소자제조방법이제공된다.

9. 发明公开

KR1019980045085A 스마트카드 신뢰성테스트장치 无效
标题翻译：智能卡可靠性测试设备
公开(公告)号：KR1019980045085A
公开(公告)日：1998-09-15
申请号：KR1019960063245
申请日：1996-12-09
申请人： 삼성전자주식회사
发明人： 유명배 , 황성만
IPC分类号： G06K19/07
摘要： 본 발명은 스마트카드 신뢰성테스트장치에 관한 것으로, 소정의 메시지 및 테스트상태를 디스플레이시키는 디스플레이장치와; 소정의 테스트선택사항을 입력시키는 키입력장치와; 소정의 테스트제어명령에 따라 스마트카드의 소정의 테스트를 수행하고, 그 테스트결과를 출력시키는 테스트제어장치와; 상기 키입력장치로 부터의 키입력신호에 따라 소정의 테스트제어명령을 출력시켜 상기 테스트제어장치를 제어하여 복수의 스마트카드에 대해 소정의 테스트를 수행하고, 테스트결과를 상기 디스플레이장치를 통해 출력시키도록 제어하는 중앙처리장치를 구비하고, 복수의 스마트카드의 신뢰성테스트를 단일의 테스트장치에서 수행할 수 있고, 각각의 테스트결과를 디스플레이시킬 수 있으며, 테스트결과에 따라 적격여부를 판별할 수 있다.

10. 发明授权

KR101593519B1 플래시 메모리 시스템 및 그것의 암호화 방법 有权
标题翻译：闪存存储器系统及其加密方法
公开(公告)号：KR101593519B1
公开(公告)日：2016-02-17
申请号：KR1020140062356
申请日：2014-05-23
申请人： 삼성전자주식회사
发明人： 최성업 , 이윤태 , 황성만
IPC分类号： G06F12/16 , G06F11/08
摘要： 본발명의실시예에따른플래시메모리시스템은입력데이터를저장하는플래시메모리; 및플래시메모리를제어하는메모리컨트롤러를포함하고, 메모리컨트롤러는입력데이터에대한제1 에러정정코드를생성하고, 제1 에러정정코드를암호화하고, 암호화된제1 에러정정코드에대한제2 에러정정코드를생성하고, 플래시메모리는입력데이터를저장하는제1 영역및 암호화된제1 에러정정코드및 제2 에러정정코드를저장하는제2 영역을포함한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式