专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102129908B1 다층박막의 제조방법, 다층박막이 형성된 부재, 및 이를 포함하는 전자제품. 有权
公开(公告)号：KR102129908B1
公开(公告)日：2020-07-06
申请号：KR1020130131649
申请日：2013-10-31
申请人： 삼성전자주식회사
发明人： 김진섭 , 유형준 , 정민철 , 정현준 , 조진현
IPC分类号： C23C28/00 , C23C14/34 , B32B15/08

2. 发明授权

KR101536933B1 위치 정보 제공 방법 및 장치 有权
标题翻译：提供位置信息的方法和装置
公开(公告)号：KR101536933B1
公开(公告)日：2015-07-15
申请号：KR1020080058046
申请日：2008-06-19
申请人： 삼성전자주식회사
发明人： 임명균 , 심효선 , 최진현 , 정민철
IPC分类号： G08G1/0968 , G08G1/0969 , G01C21/32
CPC分类号： G01C21/00 , G01C21/36 , G06F17/3087
摘要： 본발명은네비게이션을통하여위치정보를제공하는방법및 장치에관한것으로, 웹페이지에서제공되는데이터로부터위치정보를획득하고, 획득한위치정보를네비게이션에서사용할수 있는형식의데이터로변환함으로써, 네비게이션데이터를확장할수 있다.

3. 发明公开

KR1020140142123A 다층박막의 제조방법, 다층박막이 형성된 부재, 및 이를 포함하는 전자제품. 审中-实审
标题翻译：制造多层薄膜的方法，包括它的成员以及包括它们的电子产品
公开(公告)号：KR1020140142123A
公开(公告)日：2014-12-11
申请号：KR1020130131650
申请日：2013-10-31
申请人： 삼성전자주식회사
发明人： 조진현 , 김진섭 , 유형준 , 이서준 , 정민철
IPC分类号： C23C14/34 , C23C14/02 , C23C28/00
CPC分类号： C23C14/0641 , C23C14/0015 , C23C14/022 , C23C14/205 , C23C14/35 , H05K5/0243 , Y10T428/31544 , Y10T428/31678
摘要： 본 발명은 플라스틱 표면에 금속감을 구현하기 위해 플라스틱 표면에 다층박막을 증착하는 다층박막 제조 방법에 관한 발명이다.
본 발명의 일 실시예에 따른 다층박막 제조방법은, 플라즈마 처리를 하여 플라스틱 대상체의 표면을 개질하는 공정, 상기 플라스틱 대상체 위에 적어도 하나의 경도강화층을 증착하는 공정, 및 상기 경도강화층 위에 색상층을 증착하는 공정을 포함한다.
또한, 색상층 위에 보호층을 증착하는 공정을 더 포함할 수 있다.
摘要翻译：本发明涉及一种在塑料表面上进行多层薄膜气相沉积以形成金属表面的多层薄膜制造方法。根据本发明的实施例，多层薄膜制造方法包括通过等离子体处理改变塑料物体表面的步骤; 至少一层增强层在塑料物体上的气相沉积; 并在增强强化层上蒸镀彩色层。该方法还可以包括保护层的气相沉积步骤。

4. 发明公开

KR1020140142122A 다층박막의 제조방법, 다층박막이 형성된 부재, 및 이를 포함하는 전자제품. 审中-实审
标题翻译：制造多层薄膜的方法，包括它的成员以及包括它们的电子产品
公开(公告)号：KR1020140142122A
公开(公告)日：2014-12-11
申请号：KR1020130131649
申请日：2013-10-31
申请人： 삼성전자주식회사
发明人： 김진섭 , 유형준 , 정민철 , 정현준 , 조진현
IPC分类号： C23C28/00 , C23C14/34 , B32B15/08
CPC分类号： C23C28/34 , C23C14/0015 , C23C14/3485 , C23C28/00 , C23C28/322 , C23C30/005 , Y10T428/264 , Y10T428/31522 , Y10T428/31544 , Y10T428/31678 , Y10T428/31681 , Y10T428/31699
摘要： 본 발명은 플라즈마 방전에 의해 타겟으로부터 떨어져 나온 타겟 입자를 금속 대상체상에 증착시켜 다층박막을 형성하는 다층 박막 증착 장치를 이용한 다층박막 제조방법 및 다층 박막에 관한 것이다. 보다 상세하게, 다층 박막 증착 장치의 일 실시예로 스퍼터링(Sputtering) 증착 장치에 대해 설명하였다.
일 실시예에 따른 다층박막 제조방법은, 금속 대상체에 도장층을 코팅하는 공정과, 도장층에 적어도 하나의 경도강화층을 증착하는 공정과, 상기 경도강화층에 색상층을 증착 하는 공정을 포함한다.
摘要翻译：本发明涉及一种制造多层薄膜的方法，该方法使用沉积多层薄膜以形成多层薄膜的装置，该方法是将金属物体上的与等离子体放电的目标物质分离; 和多层薄膜。更具体地，本发明涉及作为沉积多层薄膜的设备的实施例的溅射沉积设备。根据本发明的一个实施方案，多层薄膜的制造方法包括：用涂层涂覆金属物体的步骤; 在所述涂层上沉积至少一层硬度增强层的步骤; 以及在所述硬度增强层上沉积着色层的步骤。

5. 发明授权

KR100513391B1 반도체 메모리 장치 失效
公开(公告)号：KR100513391B1
公开(公告)日：2005-11-28
申请号：KR1019980016121
申请日：1998-05-06
申请人： 삼성전자주식회사
发明人： 정민철 , 김창래
IPC分类号： G11C11/409
摘要： 본 발명은 반도체 메모리 장치 및 그 장치의 데이터 리드 방법을 공개한다. 그 장치는 센스 증폭기 인에이블 신호에 응답하여 인에이블되고 데이터 라인쌍으로 부터 전송되는 데이터 쌍을 입력하고 증폭하여 CMOS레벨의 센싱 출력신호 및 반전 센싱 출력신호를 발생하는 센스 증폭기, 센싱 출력신호 또는 반전 센싱 출력신호가 "하이"레벨인 경우에 센싱 출력신호 또는 반전 센싱 출력신호의 레벨을 낯추어 변환된 센싱 출력신호 및 반전 센싱 출력신호를 발생하기 위한 레벨 변환기, 데이터 출력 버퍼 인에이블 신호에 응답하여 인에이블되어 레벨 변환기로 부터의 변환된 센싱 출력신호 및 반전 센싱 출력신호를 입력하여 출력 데이터 라인쌍으로 출력 데이터 쌍을 출력하기 위한 데이터 출력 버퍼로 구성되어 있다. 따라서, 반도체 메모리 장치의 데이터 리드 속도를 향상시키고, 안정된 동작을 수행할 수 있다.

6. 发明公开

KR1020030022911A 금속 패턴 형성용 유기금속 전구체 및 그를 이용한 금속패턴 형성방법 无效
标题翻译：用于形成金属图案和金属图案形成方法的有机前驱体
公开(公告)号：KR1020030022911A
公开(公告)日：2003-03-19
申请号：KR1020010055755
申请日：2001-09-11
申请人： 삼성전자주식회사
发明人： 정민철 , 황순택 , 황억채 , 변영훈
IPC分类号： G03F7/00
CPC分类号： C07F15/04 , C07F1/00 , C07F1/08 , C07F15/006 , C07F15/0086 , H05K3/105
摘要： PURPOSE: An organometallic precursor for forming the metal pattern and a method for forming the metal pattern using the precursor are provided, to enable the electrically conductive metal pattern to be formed easily by direct exposure without using a photosensitive resin. CONSTITUTION: The organometallic precursor is represented by L'-M-L, wherein M is a transition metal selected from the group consisting of Ag, Au, Cu, Pd, Ni and Pt; L is an imidazolylidene compound represented by the formula 2; and L' is an imidazolylidene compound represented by the formula 2 or a β-diketonate compound represented by the formula 3. In the formula 2, R1 to R4 are independent each another and are H, an alkyl group of C1-C20, an alkenyl group, an alkynyl group, a carboxylic group, an alkoxy group, an ester group or an aromatic hydrocarbon group; and in the formula 3, R5 to R7 are independent each another and are H, an alkyl group of C1-C20, an alkenyl group, an alkynyl group, a carboxylic group, an alkoxy group, an ester group or an aromatic hydrocarbon group.
摘要翻译：目的：提供一种用于形成金属图案的有机金属前体和使用该前体形成金属图案的方法，以使得能够通过直接曝光而容易地形成导电金属图案，而不使用感光树脂。构成：有机金属前体由L'-M-L表示，其中M是选自Ag，Au，Cu，Pd，Ni和Pt的过渡金属; L是由式2表示的咪唑基亚基化合物; L'是由式2表示的咪唑基亚基化合物或由式3表示的β-二酮化合物。在式2中，R 1至R 4彼此独立地为H，C 1 -C 20烷基，烯基基团，炔基，羧基，烷氧基，酯基或芳族烃基; 在式3中，R 5至R 7彼此独立地为H，C 1 -C 20烷基，烯基，炔基，羧基，烷氧基，酯基或芳族烃基。

7. 发明授权

KR100298583B1 반도체메모리장치및그장치의데이터리드방법 有权
标题翻译：半导体存储器件及其数据引线方法
公开(公告)号：KR100298583B1
公开(公告)日：2001-10-27
申请号：KR1019980028352
申请日：1998-07-14
申请人： 삼성전자주식회사
发明人： 정민철 , 김경래
IPC分类号： G11C11/409
摘要： 본 발명은 2사이클 파이프라인드 리드 동작이 가능한 반도체 메모리 장치의 그 장치의 데이터 리드방법을 공개한다. 그 장치는 메모리 셀 어레이, 센스 증폭기 인에이블 신호에 응답하여 메모리 셀 어레이로부터 리드되는 데이터를 증폭하여 센스 출력신호를 발생하기 위한 센스 증폭기, 및 센스 출력신호를 입력하여 제1데이터를 발생하고 저장하기 위한 저장부, 제1제어신호에 응답하여 제1데이터를 제2데이터로 전송하고 저장하기 위한 제1전송 및 저장부, 제2제어신호에 응답하여 제1데이터를 제3데이터로 전송하고 저장하기 위한 제2전송 및 저장부, 및 제1데이터 출력 제어신호에 응답하여 제2데이터를 제4데이터로 전송하거나, 제2데이터 출력 제어신호에 응답하여 제3데이터를 제4데이터로 전송하고 저장하기 위한 선택 및 저장부로 구성되어 있다. 따라서, 클럭신호에 동기되어 동작하는 반도체 메모리 장치의 클럭신호가 고주파수이거나 저주파수인 경우에 2사이클 파이프라인드 리드 동작을 안정되게 수행할 수 있다.

8. 发明授权

KR100287019B1 트루/컴플리먼트 리던던시 스킴을 가지는 반도체 메모리 장치 有权
标题翻译：具有真正/兼容冗余方案的半导体存储器件
公开(公告)号：KR100287019B1
公开(公告)日：2001-04-16
申请号：KR1019980032774
申请日：1998-08-12
申请人： 삼성전자주식회사
发明人： 정철민 , 정민철
IPC分类号： G11C29/00
摘要： 여기에 개시되는 반도체 메모리 장치는 메인 워드 라인들을 공유하는 복수 개의 메모리 블록들로 분할되며, 각각이 복수 개의 서브 워드 라인들, 상기 서브 워드 라인들과 교차하도록 배열된 복수 개의 비트 라인들, 그리고 상기 서브 워드 라인들 및 상기 비트 라인들의 교차 영역들에 배열된 메모리 셀들을 가진다. 상기 장치의 메모리 셀 블록들 각각에는, 복수 개의 블록 감지 증폭기 회로들이 연결된다. 게다가, 상기 반도체 메모리 장치는 상기 메모리 블록들 중 하나와 동일한 영역에 배열되며, 복수 개의 리던던트 메모리 셀들이 각각 연결된 복수 개의 리던던트 비트 라인들을 가지는 리던던트 메모리 블록을 포함한다. 상기 장치는 게다가 어드레스 버퍼 회로를 통해서 외부로부터 제공되는 행 및 열 어드레스 신호들에 의해서 어드레스되는 메모리 셀이 결함 셀일 때, 상기 열 어드레스 신호들에 응답해서 감지 증폭 제어 신호, 제 1 선택 신호 및 제 2 선택 신호들을 발생하는 리던던시 콘트롤러와, 상기 제 2 선택 신호들에 응답해서 상기 리던던트 열들 중 적어도 하나의 리던던트 열을 선택하는 리던던트 디코더 회로를 포함한다.

9. 发明授权

KR100272672B1 다이나믹 씨모오스 회로 失效
标题翻译：动态CMOS电路
公开(公告)号：KR100272672B1
公开(公告)日：2000-11-15
申请号：KR1019970081005
申请日：1997-12-31
申请人： 삼성전자주식회사
发明人： 정민철 , 정철민
IPC分类号： G11C11/40
CPC分类号： H03K19/0963 , H03K19/01721
摘要： PURPOSE: A dynamic CMOS circuit is provided to secure regardless of a delay time for deciding the period of an input signal, the pulse width of the input signal and the pulse width of an output signal in a semiconductor device for which the operation of high speed is demanded. CONSTITUTION: The circuit includes first and second connection points, a precharging circuit, a path forming circuit, a discharging circuit, an output terminal(T2) and a self-reset circuit(100). The first connection point has a reference voltage. The second connection point is precharged with a precharging state having a precharging voltage by accepting a plurality of charges and precharged with a discharging state having a discharging voltage by outputting the plurality of charges. The precharging circuit is connected to the second connection point and supplies the plurality of charges to the connection point. The path forming circuit is connected to the second connection point and supplies a conduction path for the plurality of charges outputted from the connection point. The discharging circuit is connected between the path forming circuit and the reference connection point, accepts a logic signal and discharges the plurality of charges outputted from a precharge connection point through the conduction path of the path forming circuit according to the logic signal. The output terminal is connected to the second connection point through the first inverter. The self-reset circuit has a delay circuit(160) for deciding duration of the discharging state, discharges the output terminal through the second connection point and the inverter during the duration decided by the delay circuit when the logic signal is activated and then precharges the output terminal through the second connection point and the first inverter. The self-reset circuit makes so that the precharging operation for maintaining an operation standby state of the path forming circuit and corresponding to the latter is performed regardless of the delay time of the delay circuit before the logic signal is reactivated.
摘要翻译：目的：提供动态CMOS电路，无论延迟时间如何，用于决定输入信号的周期，输入信号的脉冲宽度和高速运行的半导体器件中的输出信号的脉冲宽度被要求。构成：该电路包括第一和第二连接点，预充电电路，路径形成电路，放电电路，输出端子（T2）和自复位电路（100）。第一个连接点具有参考电压。第二连接点通过接收多个电荷而预充电具有预充电状态，并通过输出多个电荷而以具有放电电压的放电状态预充电。预充电电路连接到第二连接点，并将多个电荷提供给连接点。路径形成电路连接到第二连接点，并且为从连接点输出的多个电荷提供导电路径。放电电路连接在路径形成电路和参考连接点之间，接受逻辑信号，并根据逻辑信号通过路径形成电路的导通路径从预充电连接点输出的多个电荷放电。输出端子通过第一个反相器连接到第二个连接点。自复位电路具有用于决定放电状态的持续时间的延迟电路（160），当逻辑信号被激活时，在由延迟电路决定的持续时间期间通过第二连接点和逆变器放电输出端子，然后预充电输出端子通过第二连接点和第一反相器。自复位电路使得在逻辑信号被重新激活之前，与延迟电路的延迟时间无关地执行用于保持路径形成电路的操作待机状态并与之相对应的预充电操作。

10. 发明公开

KR1019990086524A 반도체 메모리 장치 无效
公开(公告)号：KR1019990086524A
公开(公告)日：1999-12-15
申请号：KR1019980019539
申请日：1998-05-28
申请人： 삼성전자주식회사
发明人： 배대기 , 정민철
IPC分类号： G11C29/00
摘要： 본 발명은 반도체 메모리 장치를 공개한다. 그 장치는 소정수의 메모리 셀 어레이 블록들을 구비한 소정 그룹의 메모리 블록들을 구비한 반도체 메모리 장치에 있어서, 소정 그룹의 메모리 블록들 각각은 소정수의 메모리 셀 어레이 블록들의 열 리던던시 어드레스를 디코딩하기 위한 소정수의 열 리던던시 디코더들, 소정수의 열 리던던시 디코더들을 구동하기 위한 리던던시 드라이버, 및 상기 리던던시 드라이버로 버퍼된 어드레스를 전송하기 위한 어드레스 입력버퍼를 구비하고, 소정 그룹의 소정수의 열 리던던시 디코더들의 출력신호가 모두 리던던시 디스에이블을 알리는 신호인 경우에는 리던던시 드라이버를 디스에이블하고, 소정 그룹의 소정수의 열 리던던시 디코더들의 출력신호중의 적어도 하나이상이 리던던시 인에이블을 알리는 신호인 경우에는 상기 리던던시 드라이버를 인에� ��블 하는 제어부로 구성되어 있다. 따라서, 리던던시 동작을 수행하는 경우에는 리던던시 드라이버의 동작을 인에이블시키고, 리던던시 동작을 수행하지 않는 경우에는 리던던시 드라이버의 동작을 디스에이블시킴으로써 노말 어드레스 디코딩 속도를 개선할 수 있으며, 노말 어드레스 디코딩 동작시의 전류 소모를 줄일 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式