专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160067618A 트랜지스터들을 포함하는 반도체 소자 审中-实审
标题翻译：具有晶体管的半导体器件
公开(公告)号：KR1020160067618A
公开(公告)日：2016-06-14
申请号：KR1020140173231
申请日：2014-12-04
申请人： 삼성전자주식회사
发明人： 장성호 , 야마다사토루 , 임준희 , 장주연 , 정경호 , 한준
IPC分类号： H01L29/78
CPC分类号： G11C11/4087 , G11C11/4085 , G11C11/4091 , H01L21/823462 , H01L21/823807 , H01L21/823842 , H01L27/092 , H01L27/0922 , H01L27/10894 , H01L27/10897 , H01L29/7812
摘要： 저전력으로고속동작을할 수있는트랜지스터를포함하는반도체소자를제공를개시한다. 본발명에따른반도체소자는제1 트랜지스터영역및 제2 트랜지스터영역을가지는반도체기판, 제1 트랜지스터영역에서반도체기판상에형성되는제1 게이트절연막구조물및 제1 게이트전극구조물로구성되는제1 MOSFET, 및제2 트랜지스터영역에서반도체기판상에배치되는 4족화합물반도체층및 4족화합물반도체층상에형성되는제2 게이트절연막구조물및 제2 게이트전극구조물로구성되는제2 MOSFET를포함하며, 제1 게이트절연막및 제2 게이트절연막은각각고유전율(high-k) 절연층을포함한다.
摘要翻译：公开了一种具有低功耗的晶体管的半导体器件。半导体器件包括：具有第一晶体管区域和第二晶体管区域的半导体衬底; 由第一栅极绝缘层结构和形成在第一晶体管区域中的半导体衬底上的第一栅电极结构构成的第一MOSFET; 以及第二MOSFET，其由配置在第二晶体管区域的半导体衬底上的IV族化合物半导体层和形成在IV族化合物半导体层上的第二栅极绝缘层结构和第二栅电极结构构成。第一栅极绝缘层和第二栅极绝缘层中的每一个具有高介电常数（高k）绝缘层。

2. 发明公开

KR1020160045524A 엑스선 장치 및 엑스선 촬영 방법 审中-实审
标题翻译： X射线装置及其扫描方法
公开(公告)号：KR1020160045524A
公开(公告)日：2016-04-27
申请号：KR1020140158911
申请日：2014-11-14
申请人： 삼성전자주식회사
发明人： 임재균 , 이성덕 , 장성호 , 정민형 , 한우섭 , 김응범 , 장우영
IPC分类号： A61B6/00
CPC分类号： A61B6/54 , A61B6/12 , A61B6/405 , A61B6/4441 , A61B6/482 , A61B6/487 , A61B6/504 , A61B6/5211 , A61B6/527 , A61B6/542
摘要： 엑스선장치및 엑스선촬영방법이개시된다. 본발명의실시예에따른엑스선장치는펄스레이트및 펄스진폭중 적어도하나가변화하는복수개의펄스를포함하는펄스신호에대응되는펄스형엑스선이생성되도록제어하며, 상기대상체를투과한상기펄스형엑스선를이용하여이미징된복수개의영상프레임중 적어도하나를보정하는제어부, 및상기펄스형엑스선을생성하는엑스선생성부를포함한다.
摘要翻译：公开了一种X射线装置和X射线成像方法。根据本发明的实施例，所述X射线装置包括：控制单元，被配置为控制所述脉冲型X射线，其中所述脉冲型X射线对应于包括多个脉冲的脉冲信号，脉冲频率或脉冲幅度中的至少一个是可变的，并且通过使用穿透该对象的脉冲型X射线来校正多个成像图像帧中的至少一个; 以及被配置为产生脉冲型X射线的X射线产生单元。因此，X射线装置可以减少照射到物体的辐射量。

3. 发明公开

KR1020160033349A 비트라인 연결 배선 저항 차를 보상하는 반도체 메모리 장치 审中-实审
标题翻译：用于补偿双绞线连接电阻的半导体存储器件
公开(公告)号：KR1020160033349A
公开(公告)日：2016-03-28
申请号：KR1020140123777
申请日：2014-09-17
申请人： 삼성전자주식회사
发明人： 한준 , 박원경 , 임준희 , 장성호
IPC分类号： G11C11/4091 , G11C11/4094
CPC分类号： G11C11/4091 , G11C5/02 , G11C11/4094 , G11C2207/002 , G11C5/025 , G11C11/4097
摘要： 비트라인과의연결배선길이의차이에따른배선저항차를최소화또는줄일수 있는반도체메모리장치가개시된다. 반도체메모리장치는복수의메모리셀들에대한센싱동작동안에비트라인과상보비트라인사이의전위차를센싱하는비트라인센스앰프와, 컬럼선택신호에응답하여비트라인및 상보비트라인에나타나는전위를각기로컬센스앰프로전달하는제1,2 컬럼선택게이트들을포함한다. 여기서, 상기제1,2 컬럼선택게이트들은비트라인연결저항차이를보상하기위해서로다른전류구동능력을가지도록구성된다.
摘要翻译：公开了一种半导体存储器件，其可以最小化或减少由位线的连接布线的长度差引起的布线电阻差。半导体存储器件包括：位线读出放大器，其在相对于多个存储器单元的感测操作期间感测位线和互补位线之间的电位差; 以及第一和第二列选择门，其独立地将存在于位线和互补位线中的电位发送到本地读出放大器以对应于列选择信号，并且形成为具有不同的电流驱动能力以补偿位线连接电阻差。

4. 发明公开

KR1020150121767A 반도체 장치 및 그의 제조 방법 审中-实审
标题翻译：半导体器件及其形成方法
公开(公告)号：KR1020150121767A
公开(公告)日：2015-10-30
申请号：KR1020140047449
申请日：2014-04-21
申请人： 삼성전자주식회사
发明人： 이동진 , 장성호 , 김지영 , 김강욱 , 이찬민 , 장주연
IPC分类号： H01L21/027
CPC分类号： H01L27/10885 , H01L21/32134 , H01L21/32135 , H01L21/32139 , H01L27/10888 , H01L27/10894 , H01L27/10897 , H01L21/0274
摘要： 반도체장치의제조방법이개시된다. 기판의셀 영역과주변회로영역상에제1 배선막및 식각버퍼막을순차적으로형성하고, 셀영역의제1 소스/드레인영역및 이에인접한소자분리영역의일부를노출하도록식각버퍼막및 제1 배선막을식각하여콘택홀을형성하고, 콘택홀내에제1 소스/드레인영역과연결되는비트라인콘택을형성하고, 기판상에제2 배선막을형성하고, 그리고제2 배선막, 식각버퍼막, 및제1 배선막을패터닝하여셀 영역및 주변영역상에비트라인및 주변게이트를각각형성한다.
摘要翻译：公开了一种半导体器件的制造方法。在基板的单元区域和外围电路中依次形成第一布线层和蚀刻缓冲层。通过蚀刻蚀刻缓冲层和第一布线层来形成接触孔，以暴露单元区域的第一源极/漏极区域以及与其相邻的元件分离区域的一部分。在接触孔中形成连接到第一源极/漏极区的位线接触。在基板上形成第二布线层。通过对第二布线层，蚀刻缓冲层和第一布线层进行图案化，在单元区域和周边区域中分别形成位线和外围栅极。

5. 发明公开

KR1020140114517A 반도체 메모리 소자 및 그 제조 방법 审中-实审
标题翻译：半导体存储器件及其形成方法
公开(公告)号：KR1020140114517A
公开(公告)日：2014-09-29
申请号：KR1020130028060
申请日：2013-03-15
申请人： 삼성전자주식회사
发明人： 김영국 , 안호균 , 여재현 , 임바드로 , 임한진 , 장성호 , 전인상
IPC分类号： H01L21/8242 , H01L27/108 , H01L21/336 , H01L29/78
CPC分类号： H01L27/10894 , H01L21/823412 , H01L21/823462 , H01L27/10814 , H01L27/10861
摘要： A semiconductor memory device and a method for manufacturing the same are provided. Provided is a substrate including a cell array region and a peripheral circuit region. A silicon-germanium channel layer is formed on the peripheral circuit region. A first insulating layer and a second insulating layer are formed on the silicon-germanium channel layer in order. A conductive layer is formed on the cell array region and the peripheral circuit region. A conductive line is formed in the cell array region by patterning the conductive layer, and a gate electrode is formed in the peripheral circuit region. The first insulating layer is formed at the temperature lower than that of the second insulating layer.
摘要翻译：提供半导体存储器件及其制造方法。提供了包括单元阵列区域和外围电路区域的基板。在外围电路区域上形成硅 - 锗沟道层。依次在硅 - 锗沟道层上形成第一绝缘层和第二绝缘层。在单元阵列区域和外围电路区域上形成导电层。通过对导电层进行构图而在电池阵列区域中形成导线，在外围电路区域形成栅电极。第一绝缘层形成在比第二绝缘层低的温度下。

6. 发明授权

KR100625126B1 반도체 장치 및 이의 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR100625126B1
公开(公告)日：2006-09-15
申请号：KR1020050074771
申请日：2005-08-16
申请人： 삼성전자주식회사
发明人： 장성호 , 송상호 , 이성삼 , 강민성 , 박원태 , 심민영
IPC分类号： H01L21/28
摘要： 반도체 장치에 있어서, 기판의 표면 부위에는 불순물 영역들 및 불순물 영역들 사이에 위치되는 채널 영역들이 구비된다. 채널 영역 상에는 순차적으로 적층된 게이트 절연막 패턴, 게이트 패턴 및 마스크 패턴을 각각 포함하는 게이트 구조물들이 배치되고, 게이트 구조물의 표면에는 스페이서막이 구비된다. 게이트 구조물들 상에는 불순물 영역들을 노출시키는 콘택홀들을 갖는 층간 절연막 패턴이 구비된다. 콘택홀들의 내부에는 콘택홀들을 채우면서 층간 절연막 패턴의 표면 위로 돌출된 도전 패턴들이 배치된다. 층간 절연막 패턴 상에는 도전 패턴들의 돌출된 부위들의 측면들을 감싸는 캡핑막 패턴이 구비된다. 이와 같이, 게이트 구조물들 상에는 캡핑막 패턴이 구비되어 있어, 게이트 구조물에서 마스크 패턴의 높이를 크게 감소시킬 수 있다.
摘要翻译：在半导体器件中，衬底的表面区域设置有杂质区域和位于杂质区域之间的沟道区域。分别包括顺序层叠的栅极绝缘膜图案，栅极图案和掩模图案的栅极结构布置在沟道区域上，并且在栅极结构的表面上设置隔离膜。在栅极结构上，提供具有暴露杂质区的接触孔的层间绝缘膜图案。在接触孔内部，在填充接触孔的同时设置突出到层间绝缘膜图案的表面上方的导电图案。覆盖膜图案设置在层间绝缘膜图案上以围绕导电图案的突出部分的侧面。因此，在栅极结构上提供覆盖膜图案，这可以极大地减小栅极结构中的掩模图案的高度。

7. 发明公开

KR1020210027322A 무선 프로브 및 그에 따른 무선 프로브의 전원 제어 방법 审中-实审
公开(公告)号：KR1020210027322A
公开(公告)日：2021-03-10
申请号：KR1020210025929
申请日：2021-02-25
申请人： 삼성메디슨 주식회사 , 삼성전자주식회사
发明人： 진길주 , 안미정 , 김남웅 , 장성호
IPC分类号： A61B8/00
摘要： 본발명의일 실시예에따른무선프로브는제1 전원을공급받아, 대상체로초음파신호를송출하고상기대상체로부터초음파에코신호를수신하여상기대상체를스캔하는음향송수신모듈, 제2 전원을공급받아, 상기초음파신호를생성하기위한펄스를생성하고, 상기초음파에코신호를이용하여초음파데이터를생성하는신호처리모듈, 제3 전원을공급받아, 외부의의료장치와소정데이터를송수신하는무선통신모듈, 무선프로브의동작상태에근거하여, 상기제1 전원, 상기제2 전원및 상기제3 전원중 적어도하나의공급을제어하는제어부, 및상기제어부의제어에따라서, 상기제1 전원, 상기제2 전원및 상기제3 전원중 적어도하나를공급또는차단하는전원부를포함하며, 무선프로브에서소비되는전원을감소시킬수 있다.

8. 发明公开

KR1020170089546A 공정 챔버 모니터링 장치 审中-实审
标题翻译：过程室监测装置
公开(公告)号：KR1020170089546A
公开(公告)日：2017-08-04
申请号：KR1020160009899
申请日：2016-01-27
申请人： 삼성전자주식회사
发明人： 블라디미르프로토포포브 , 황기호 , 성덕용 , 오세진 , 인걸 , 장성호 , 전윤광
IPC分类号： H01L21/66 , H01L21/67 , H01L21/3065 , H01L27/146
CPC分类号： H01J37/32935 , H01J37/32715 , H01J37/32972 , H04N5/2252
摘要： 공정챔버모니터링장치가제공된다. 상기공정챔버모니터링장치는, 챔버바디에형성된뷰 포트(view port)를포함하는공정챔버, 상기뷰 포트의단부에대응하여배치되고, 상기공정챔버의중심방향으로제1 두께를갖고, 핀홀(pin hole)이형성된커버부, 및상기뷰 포트내로삽입되어배치되고, 상기핀홀을통해상기공정챔버내부를모니터링하는센싱부를포함하고, 상기센싱부의센싱영역은상기커버부의상기제1 두께값에따라결정된다.
摘要翻译：提供了一种处理室监测装置。所述处理室监视装置包括：处理室，所述处理室包括形成在室本体中的观察口;第二室，所述第二室对应于所述观察口的端部设置，在所述处理室的中心的方向上具有第一厚度，以及一感测单元，插设于该观察口并通过该针孔来监测该处理室的内部，其中该感测单元的该感测区域是根据该罩盖单元的该第一厚度值而决定，是的。

9. 发明公开

KR1020150088634A 반도체 소자 및 반도체 소자의 제조 방법 审中-实审
标题翻译：半导体器件和制造半导体器件
公开(公告)号：KR1020150088634A
公开(公告)日：2015-08-03
申请号：KR1020140009165
申请日：2014-01-24
申请人： 삼성전자주식회사
发明人： 이정분 , 이동진 , 장성호 , 이태호 , 임준희 , 장주연 , 한준
IPC分类号： H01L27/108 , H01L21/8242
摘要： 본발명의기술적사상은반도체소자및 반도체소자의제조방법에관한것이다. nMOS 영역에는 n형금속층만존재하게하고, pMOS 영역에는 p형금속층만존재하게하여게이트에칭공정을효율성있게하고, 게이트간단차를줄일수 있다. 이를위하여, 기판상에셀 영역, nMOS 영역및 pMOS 영역을포함하고, 상기 nMOS 영역은 n형금속층을포함하고, 상기 pMOS 영역은 p형금속층을포함하고, 상기셀 영역은상기 n형금속층및 상기 p형금속층을포함하지않고, 상기 nMOS 영역은상기 p형금속층을포함하지않고, 상기 pMOS 영역은상기 n형금속층을포함하지않는반도체소자를제공한다.
摘要翻译：本发明的技术思想涉及半导体器件和半导体器件的制造方法。 n型金属层仅存在于nMOS区域上。 p型金属层仅存在于pMOS区域上。因此，可以提高栅极蚀刻工艺的效率，并且可以减小栅极之间的阶梯差。为此，在衬底中形成电池区域，nMOS区域和pMOS区域。 nMOS区域包括n型金属层。 pMOS区域包括p型金属层。单元区域不包括n型金属层和p型金属层。 nMOS区域不包括p型金属层。 pMOS区域不包括n型金属层。

10. 发明公开

KR1020150027325A 데이터 저장 방법, 데이터 처리 방법, 데이터 처리 장치 및 데이터 처리 시스템 审中-实审
标题翻译：用于存储数据的方法，用于从存储的数据处理数据的方法，用于处理数据的装置和用于处理数据的系统
公开(公告)号：KR1020150027325A
公开(公告)日：2015-03-12
申请号：KR1020130102885
申请日：2013-08-29
申请人： 삼성전자주식회사 , 삼성메디슨 주식회사
发明人： 김형찬 , 장성호 , 강대웅 , 안미정
IPC分类号： G06F17/40 , G06F17/30
CPC分类号： G06F17/3082 , G06F19/321 , G06Q50/24
摘要： 데이터 저장 방법, 데이터 처리 방법, 데이터 처리 장치 및 데이터 처리 시스템에 관한 것으로, 데이터 저장 방법은, 대상체의 기본 식별 기호를 기초로 검색용 식별 기호를 획득하고 상기 생성된 검색용 식별 기호를 저장하는 단계, 상기 대상체의 영상 데이터에 대한 메타 데이터를 생성하고, 상기 메타 데이터가 저장된 저장 위치 정보를 생성하는 단계 및 상기 메타 데이터의 저장 위치 정보를 상기 대상체의 상기 검색용 식별 기호와 함께 저장하는 단계를 포함할 수 있다. 데이터 처리 방법은, 피검사자의 기본 식별 기호를 기초로 상기 피검사자에 대한 검색용 식별 기호를 획득하는 단계, 상기 획득된 검색용 식별 기호에 대응하는 상기 피검사자의 영상 데이터에 대한 메타 데이터의 저장 위치 정보를 획득하는 단계 및 상기 획득된 저장 위치 정보를 분석하여 상기 피검사자의 영상 데이터에 대한 메타 데이터가 저장된 위치를 결정하고, 상기 피검사자의 영상 데이터에 대한 메타 데이터를 획득하는 단계를 포함할 수 있다.
摘要翻译：本发明涉及能够有效地搜索和管理多个图像数据的数据存储方法，数据处理方法，数据处理装置和数据处理系统。数据存储方法包括以下步骤：基于目标的基本标识符生成用于搜索的标识符，并存储所生成的搜索标识符; 生成目标上的图像数据的元数据，以及生成关于存储元数据的存储位置的信息; 并存储元数据的存储位置信息以及用于搜索目标的标识符。该数据处理方法包括以下步骤：基于其基本标识获得用于搜索受检者的标识符; 获取对应于所获得的用于搜索的标识符的被检体上的图像数据的元数据的存储位置信息; 并且通过分析所获得的存储位置信息来确定被检体上的图像数据的元数据的位置，以及获得受检者上的图像数据的元数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式