专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102238409B1 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR102238409B1
公开(公告)日：2021-04-09
申请号：KR1020170148570
申请日：2017-11-09
申请人： 삼성전자주식회사
发明人： 송현승
IPC分类号： H01L29/66 , H01L29/78
摘要： 신뢰성이향상된반도체장치및 그제조방법이제공된다. 반도체장치의제조방법은, 기판상에복수의핀을형성하고, 기판상에, 각각의핀의하부를둘러싸는소자분리막을형성하고, 복수의핀 및소자분리막상에, 복수의희생게이트전극을형성하고, 복수의희생게이트전극을컨포멀하게(conformally) 덮는예비스페이서막을형성하고, 예비스페이서막상에절연막을형성하고, 절연막의제1 부분을리세스하여, 소자분리막상에복수의절연패턴을형성하고, 절연막의제2 부분을리세스하고, 예비스페이서막의제1 하부를제거하여, 복수의핀 중적어도하나의복수의리세스된상면을형성하고, 복수의핀 중적어도하나의복수의리세스된상면상에, 복수의소오스/드레인을형성하고, 복수의희생게이트전극을복수의게이트전극으로대체하는것을포함한다.

2. 发明公开

KR1020160005856A 반도체 소자의 제조방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020160005856A
公开(公告)日：2016-01-18
申请号：KR1020140084652
申请日：2014-07-07
申请人： 삼성전자주식회사
发明人： 송현승
IPC分类号： H01L21/027 , G03F1/00 , H01L21/60
CPC分类号： H01L21/823475 , H01L21/31144 , H01L21/76816 , H01L21/76895 , H01L21/76897 , H01L21/823425 , H01L21/0273
摘要： 반도체소자의제조방법이제공된다. 제조방법은, 기판상에층간절연막을형성하는것, 상기층간절연막을관통하고, 제1 방향및 상기제1 방향에수직한제2 방향을따라배열되는복수개의콘택홀들을형성하는것, 및상기콘택홀들내에콘택들을형성하는것을포함한다. 상기콘택홀들의각각은상기제1 방향으로바로인접하는다른콘택홀과별개의포토마스크를이용하여형성되고, 상기제2 방향으로바로인접하는다른콘택홀과별개의포토마스크를이용하여형성된다. 상기콘택들의상면들은상기기판으로부터동일한레벨에위치한다.
摘要翻译：提供一种半导体器件的制造方法。该制造方法包括以下步骤：在基板上形成层间绝缘层; 形成穿过所述层间绝缘层的多个接触孔，并且沿着与所述第一方向垂直的第一方向和第二方向配置; 并在接触孔中形成接触。每个接触孔通过使用与第一方向上的另一个紧邻的接触孔不同的光掩模和与第二方向上的另一个紧邻的接触孔不同的光掩模来形成。触点的上表面位于与基板相同的高度。

3. 发明授权

KR102025597B1 반도체 소자 有权
公开(公告)号：KR102025597B1
公开(公告)日：2019-09-26
申请号：KR1020130007222
申请日：2013-01-23
申请人： 삼성전자주식회사
发明人： 송현승 , 김경은 , 박재균
IPC分类号： H01L27/02

4. 发明授权

KR102070564B1 반도체 소자의 제조방법 有权
公开(公告)号：KR102070564B1
公开(公告)日：2020-03-02
申请号：KR1020130094775
申请日：2013-08-09
申请人： 삼성전자주식회사
发明人： 김종은 , 송현승 , 김동현
IPC分类号： H01L21/336 , H01L29/78

5. 发明公开

KR1020160009754A 반도체 장치의 제조 방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020160009754A
公开(公告)日：2016-01-27
申请号：KR1020140089747
申请日：2014-07-16
申请人： 삼성전자주식회사
发明人： 전휘찬 , 배덕한 , 송현승 , 하승석
IPC分类号： H01L21/335 , H01L21/027 , H01L21/28
CPC分类号： H01L29/66795 , H01L21/31144 , H01L21/76897 , H01L29/66545 , H01L29/6656
摘要： 본발명은전기적특성이보다향상된전계효과트랜지스터를포함하는반도체장치의제조방법에관한것으로, 게이트부상의금속하드마스크부를이용하여자기정렬콘택플러그들을효과적으로형성할수 있다. 나아가, 상기금속하드마스크부를통하여자기정렬콘택플러그들의형성을위한포토레지스트마스크의공정마진을확보할수 있다.
摘要翻译：本发明涉及包括具有改善的电特性的场效应晶体管的半导体器件的制造方法。根据本发明，通过在栅极部分上使用金属硬掩模部分来有效地形成自对准接触插塞。此外，通过金属硬掩模部分获得用于形成自对准接触插塞的光致抗蚀剂掩模的工艺余量。

6. 发明公开

KR1020130006903A 소자 분리막 구조물 및 그 형성 방법, 상기 소자 분리막 구조물을 갖는 반도체 장치 및 그 제조 방법 无效
标题翻译：隔离层结构及其形成方法，具有该隔离层的半导体器件及制造半导体器件的方法
公开(公告)号：KR1020130006903A
公开(公告)日：2013-01-18
申请号：KR1020110062104
申请日：2011-06-27
申请人： 삼성전자주식회사
发明人： 송현승
IPC分类号： H01L21/762 , H01L29/78 , H01L21/336
CPC分类号： H01L21/76224 , H01L21/823481 , H01L29/66045 , H01L29/66712 , H01L29/772 , H01L29/7802
摘要： PURPOSE: A device isolation film structure, a forming method thereof, a semiconductor device including the same, and a manufacturing method thereof are provided to reduce oxygen penetrating through a metal gate electrode by forming a nitride layer on the upper side of an oxide layer. CONSTITUTION: A first device isolation film pattern(125) includes oxide and fills the lower side of a trench(110) on the substrate. A sidewall oxide layer is formed on the sidewall of the trench. A second device isolation film pattern(135) fills the remaining part of the trench. The second device isolation film pattern includes nitride.
摘要翻译：目的：提供一种器件隔离膜结构，其形成方法，包括该器件的半导体器件及其制造方法及其制造方法，以通过在氧化物层的上侧形成氮化物层来减少贯穿金属栅电极的氧。构成：第一器件隔离膜图案（125）包括氧化物并填充衬底上的沟槽（110）的下侧。在沟槽的侧壁上形成侧壁氧化物层。第二器件隔离膜图案（135）填充沟槽的剩余部分。第二器件隔离膜图案包括氮化物。

7. 发明授权

KR102073967B1 전계 효과 트랜지스터를 포함하는 반도체 소자 有权
公开(公告)号：KR102073967B1
公开(公告)日：2020-03-02
申请号：KR1020130090277
申请日：2013-07-30
申请人： 삼성전자주식회사
发明人： 김종은 , 김동현 , 송현승
IPC分类号： H01L21/335

8. 发明授权

KR101843442B1 반도체 소자 제조 방법 有权
公开(公告)号：KR101843442B1
公开(公告)日：2018-05-14
申请号：KR1020120066907
申请日：2012-06-21
申请人： 삼성전자주식회사
发明人： 문준석 , 강재록 , 송현승 , 우동수 , 이상현 , 이현정
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L29/788 , H01L27/10823 , H01L27/10876 , H01L27/10885
摘要： 액티브영역의제 1 내지제 3 표면들에제 1 내지제 3 실리콘결정층들을형성하고, 제 1 실리콘결정층을제거하여상기제 1 표면을노출하고, 상기노출된제 1 표면상에비트라인스택을형성하고, 상기비트라인스택의양측면들에형성되고, 상기액티브영역의제 2 및제 3 실리콘결정층들의일부들과각각수직정렬하는비트라인측벽스페이서들을형성하고, 상기비트라인측벽스페이서하부의제 2 및제 3 실리콘결정층들을제거하여, 액티브영역의제 2 및제 3 표면들을노출하고, 상기액티브영역의제 2 및제 3 표면들에각각접촉하는스토리지콘택플러그를형성하는것을포함하는반도체소자제조방법이제안된다.

9. 发明公开

KR1020170134170A 반도체 장치 및 이의 제조 방법 审中-实审
标题翻译：半导体装置及其制造方法
公开(公告)号：KR1020170134170A
公开(公告)日：2017-12-06
申请号：KR1020160163349
申请日：2016-12-02
申请人： 삼성전자주식회사
发明人： 송현승 , 정수연 , 이형석
IPC分类号： H01L29/78 , H01L21/8234 , H01L29/66
CPC分类号： H01L29/785 , H01L21/30604 , H01L29/41791 , H01L29/4236 , H01L29/6656 , H01L29/66666 , H01L29/66795 , H01L29/7827
摘要： 반도체장치및 이의제조방법이제공된다. 반도체장치는, 기판, 상기기판의상면으로부터수직으로연장되고, 하부및 상부를포함하는 T 형상핀 구조체, 상기 T 형상핀 구조체의상기하부를감싸는게이트절연막, 상기 T 형상핀 구조체의상기하부를감싸는일 함수조절패턴및 상기일 함수조절패턴의측벽상에형성되는게이트전극을포함하고, 상기 T 형상핀 구조체의상기하부는, 상기기판의상기상면과접하고, 상기 T 형상핀 구조체의상기상부는, 상기 T 형상핀 구조체의상기하부상에수직으로적층되고, 상기게이트절연막은, 상기일 함수조절패턴과상기 T 형상핀 구조체의상기하부사이에개재된다.
摘要翻译：提供了一种半导体器件及其制造方法。本发明公开了一种半导体器件，包括衬底，从衬底的顶表面垂直延伸并包括下部和上部的T形引脚结构，围绕T形引脚结构的下部的栅极绝缘膜，以及形成在功函数控制图案的侧壁上的栅电极，T形pin结构的下部与衬底的上表面接触，并且T形引脚结构的上部与衬底的上表面接触，并且，栅极绝缘膜介于功函数控制图案与T形引脚结构的下部之间。

10. 发明公开

KR1020160009755A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160009755A
公开(公告)日：2016-01-27
申请号：KR1020140089749
申请日：2014-07-16
申请人： 삼성전자주식회사
发明人： 송현승
IPC分类号： H01L21/28 , H01L21/336 , H01L21/31
CPC分类号： H01L27/0629 , H01L28/20 , H01L29/04 , H01L29/0847 , H01L29/16 , H01L29/41741 , H01L29/41775 , H01L29/4232 , H01L29/66545 , H01L29/78
摘要： 반도체장치는기판상에형성된제1 게이트구조체및제2 게이트구조체, 상기제1 게이트구조체에인접하여형성된소스/드레인영역들, 상기소스/드레인영역들및 상기제1 게이트구조체및 제2 구조체를덮는층간절연막, 상기층간절연막을식각하여상기소스/드레인영역들을노출시키는소스/드레인컨택홀 및상기제2 게이트구조체의상면을노출시키는트렌치, 상기소스/드레인영역과접촉하며상기소스/드레인컨택홀 내에형성된소스/드레인컨택플러그, 및상기제2 게이트구조체와접촉하며상기트렌치내에형성된저항패턴을포함할수 있다.
摘要翻译：半导体器件可以包括：形成在衬底上的第一栅极结构和第二栅极结构; 与第一栅极结构相邻的源/漏区; 覆盖源极/漏极区域和第一栅极结构和第二栅极结构的层间电介质层; 源极/漏极接触孔蚀刻层间电介质层以暴露源极/漏极区域; 暴露第二栅极结构的上表面的沟槽; 源极/漏极接触插塞，其接触源极/漏极区域并形成在源极/漏极接触孔中; 以及接触第二栅极结构并形成在沟槽中的电阻图案。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式