专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020040022678A 반도체 메모리 장치의 로컬 센스 앰프 无效
标题翻译：半导体存储器件的本地感测放大器
公开(公告)号：KR1020040022678A
公开(公告)日：2004-03-16
申请号：KR1020020054293
申请日：2002-09-09
申请人： 삼성전자주식회사
发明人： 서희영 , 경계현 , 이범재
IPC分类号： G11C7/06
摘要： PURPOSE: A local sense amplifier of a semiconductor memory device is provided to stabilize the electric potential of global input/output lines by preventing the generation of charge transfer between global input/output lines in a write operation. CONSTITUTION: A local sense amplifier of a semiconductor memory device includes the first MOS transistor, the second MOS transistor, the third MOS transistor, the fourth MOS transistor, the fifth MOS transistor, the sixth MOS transistor, and the seventh MOS transistor. The first MOS transistor includes a drain terminal connected to the first global input/output line(GIO), a gate terminal for receiving the first control signal, and a source terminal connected to the first local input/output line(LIO). The second MOS transistor includes a drain terminal connected to the second global input/output line(GIOB), a gate terminal for receiving the first control signal, and a source terminal connected to the second local input/output line(LIOB). The third MOS transistor includes a drain terminal connected to the first global input/output line and a gate terminal for receiving the second control signal, The fourth MOS transistor includes a drain terminal connected to a source terminal of the third MOS input/output line and a gate terminal connected to the first local input/output line. The fifth MOS transistor includes a drain terminal connected to the second global input/output line and a gate terminal connected to a gate terminal of the third MOS transistor. The sixth MOS transistor includes a drain terminal connected to the source terminal of the fifth MOS transistor and a gate terminal connected to the second local input/output line. The seventh MOS transistor includes a drain terminal connected commonly to the source terminals of the fourth and the sixth MOS transistors, a source terminal for receiving a ground voltage, and a gate terminal for receiving the second control signal.
摘要翻译：目的：提供半导体存储器件的本地读出放大器，以通过在写入操作中防止在全局输入/输出线之间产生电荷转移来稳定全局输入/输出线的电位。构成：半导体存储器件的本地读出放大器包括第一MOS晶体管，第二MOS晶体管，第三MOS晶体管，第四MOS晶体管，第五MOS晶体管，第六MOS晶体管和第七MOS晶体管。第一MOS晶体管包括连接到第一全局输入/输出线（GIO）的漏极端子，用于接收第一控制信号的栅极端子和连接到第一本地输入/输出线路（LIO）的源极端子。第二MOS晶体管包括连接到第二全局输入/输出线（GIOB）的漏极端子，用于接收第一控制信号的栅极端子和连接到第二本地输入/输出线路（LIOB）的源极端子。第三MOS晶体管包括连接到第一全局输入/输出线的漏极端子和用于接收第二控制信号的栅极端子。第四MOS晶体管包括连接到第三MOS输入/输出线路的源极端子的漏极端子，以及连接到第一本地输入/输出线的栅极端子。第五MOS晶体管包括连接到第二全局输入/输出线的漏极端子和连接到第三MOS晶体管的栅极端子的栅极端子。第六MOS晶体管包括连接到第五MOS晶体管的源极端子的漏极端子和连接到第二本地输入/输出线路的栅极端子。第七MOS晶体管包括与第四和第六MOS晶体管的源极端子共同连接的漏极端子，用于接收接地电压的源极端子和用于接收第二控制信号的栅极端子。

2. 发明公开

KR1020080060077A 액정 표시 장치 및 그 화질 개선 방법 失效
标题翻译：液晶显示装置及其改善图像质量的方法
公开(公告)号：KR1020080060077A
公开(公告)日：2008-07-01
申请号：KR1020060134173
申请日：2006-12-26
申请人： 삼성전자주식회사
发明人： 남장진 , 서희영
IPC分类号： G02F1/133
CPC分类号： G09G3/3696 , G09G3/3688 , G09G2320/0223
摘要： An LCD(Liquid Crystal Display) and an image quality improving method thereof are provided to apply constant power/ground voltage to a source driver regardless of a location of the source driver, thereby reducing a deviation of rising and falling time of an output signal outputted from the source driver. A timing controller(400) generates plural gamma reference voltages by dividing power voltage inputted from a power unit. Regulators(410,420) generate second voltage as output voltage from first voltage as input voltage by using the gamma reference voltages as inner reference voltage. A source driver(430) uses the second voltage as inner bias voltage.
摘要翻译：提供LCD（液晶显示器）及其图像质量改进方法，以将源电平驱动器的恒定功率/接地电压与源驱动器的位置无关，从而减少输出信号的上升和下降时间的偏差从源驱动程序。定时控制器（400）通过分割从功率单元输入的电源电压来产生多个伽马参考电压。通过使用伽马参考电压作为内部参考电压，调节器（410,420）产生作为来自第一电压的输出电压作为输入电压的第二电压。源极驱动器（430）使用第二电压作为内部偏置电压。

3. 发明公开

KR1020040049173A 셀프 테스트를 위한 입력 신호 발생 기능을 갖는 ＳＢＤ 버퍼 및 ＳＢＤ 버퍼의 셀프 테스트 방법 失效
标题翻译：具有输入信号生成功能的自检测电路的SBD缓冲器及其自身的测试方法
公开(公告)号：KR1020040049173A
公开(公告)日：2004-06-11
申请号：KR1020020077033
申请日：2002-12-05
申请人： 삼성전자주식회사
发明人： 서희영 , 최정환
IPC分类号： G11C7/10
CPC分类号： G01R31/31715
摘要： PURPOSE: An SBD(Simultaneous Bi-Directional) buffer having a self test circuit with an input signal generating function and a self test method of the SBD buffer are provided to improve the performance test accuracy of the SBD buffer by generating an input signal on performing a self test. CONSTITUTION: An output driver(120) receives an output data and outputs it to an input/output node. An input receiver(140) receives input data and output data which are combined from the input/output node, and compares the signal with a predetermined reference voltage to output it. A first multiplexer(130) outputs the predetermined voltage in response to a reference voltage selecting signal. An input signal generating circuit(110) generates an input signal for a test in a test mode to output it as the input data.
摘要翻译：目的：提供具有SBD缓冲器的输入信号产生功能和自检方法的自检电路的SBD（同时双向）缓冲器，以通过在执行时产生输入信号来提高SBD缓冲器的性能测试精度自我测试构成：输出驱动器（120）接收输出数据并将其输出到输入/输出节点。输入接收器（140）接收从输入/输出节点组合的输入数据和输出数据，并将该信号与预定参考电压进行比较以输出。第一多路复用器（130）响应于参考电压选择信号输出预定电压。输入信号生成电路（110）在测试模式下产生用于测试的输入信号，以输出信号作为输入数据。

4. 发明授权

KR100850206B1 액정 표시 장치 및 그 화질 개선 방법 失效
标题翻译：液晶显示装置及其改善图像质量的方法
公开(公告)号：KR100850206B1
公开(公告)日：2008-08-04
申请号：KR1020060134173
申请日：2006-12-26
申请人： 삼성전자주식회사
发明人： 남장진 , 서희영
IPC分类号： G02F1/133
CPC分类号： G09G3/3696 , G09G3/3688 , G09G2320/0223
摘要： 액정 표시 장치 및 그 화질 개선 방법이 개시된다. 본 발명에 따른 액정 표시 장치는, 액정 표시 패널과 상기 액정 표시 패널을 구동하기 위한 구동 회로들을 포함하는 액정 표시 장치에 있어서, 전원부로부터 입력받은 전원전압을 분압하여 복수 개의 감마 기준전압들을 생성하는 타이밍 컨트롤러, 상기 감마 기준전압들을 내부 기준전압으로 사용하여, 입력전압인 제1 전압으로부터 출력전압인 제2 전압을 생성하는 레귤레이터, 및 상기 제2 전압을 내부 바이어스 전압으로 사용하는 소스 드라이버를 구비하는 것을 특징으로 한다.
이로 인해, 소스 드라이버의 위치에 관계없이 일정한 전원/접지 전압이 상기 소스 드라이버에 인가될 수 있으므로, 화상이 화면에 부분적으로 늦게 표시되거나 화면에 잔상이 발생하게 되는 것을 방지할 수 있어 화질을 개선할 수 있는 효과가 있다.
타이밍 컨트롤러, 레귤레이터, 감마 기준 전압, 소스 드라이버

5. 发明公开

KR1020060098951A 계층형 움직임 예측기 및 움직임벡터 예측방법 失效
标题翻译：多分辨率运动估计器和估计运动矢量的方法
公开(公告)号：KR1020060098951A
公开(公告)日：2006-09-19
申请号：KR1020050019569
申请日：2005-03-09
申请人： 삼성전자주식회사
发明人： 김종선 , 임경묵 , 서희영 , 범재영 , 박재홍 , 원민호
IPC分类号： H04N19/51
CPC分类号： H04N19/53
摘要： 높은 주파수 성분뿐만 아니라 낮은 주파수 성분을 가지는 영상데이터를 압축할 때 정확하고 빠르며 이에 소비되는 면적이 늘어나지 않는 계층형 움직임 예측기 및 움직임벡터 생성방법을 개시한다. 상기 움직임 예측기는 제1데이터처리블록, 제2데이터처리블록 및 움직임 예측블록을 구비한다. 상기 움직임벡터 생성방법은, 현재영상 계층데이터 생성단계, 기준영상 계층데이터 생성단계 및 움직임벡터 생성단계를 구비한다.

6. 发明公开

KR1020030050092A 클럭 듀티/스큐 보정 기능을 갖는 위상 분주 회로 失效
标题翻译：相位分离器电路提供时钟占空比修正功能
公开(公告)号：KR1020030050092A
公开(公告)日：2003-06-25
申请号：KR1020010080484
申请日：2001-12-18
申请人： 삼성전자주식회사
发明人： 서희영
IPC分类号： H03K23/00
CPC分类号： H03K5/151 , H03K5/1565
摘要： PURPOSE: A phase splitter circuit provided with a clock duty/skew correction function is provided to automatically adjust the changed duty cycle of the output signals to 50 % of duty cycle by controlling the pull-up and pull-down speed of the signal transmission path by using the duty cycle information of the output signals when the duty cycle of the input signal is changed and when the duty cycle of the output signal is changed. CONSTITUTION: A phase splitter circuit(100) provided with a clock duty/skew correction function includes a duty correction circuit(110) having a first signal transmission path for outputting a first output signal by receiving an input signal and a second signal transmission path for outputting the second output signal having an inverted phase of the first output signal by receiving the input signal, wherein the duty correction circuit(110) is operated in response to the first and the second output signals. The duty correction circuit(110) controls the pull-up and pull-down speed of the first and the second signal transmission paths to opposite directions from each other in response to the first and the second output signals in such a way that the first and the second output signals have 1/2 duty cycle, respectively when the duty cycle of the input signal or the first and the second output signal escape from the 1/2 duty cycle.
摘要翻译：目的：提供具有时钟占空比/偏斜校正功能的分相器电路，通过控制信号传输路径的上拉和下拉速度自动将输出信号的占空比调整到占空比的50％通过在输入信号的占空比变化时和输出信号的占空比变化时，使用输出信号的占空比信息。构成：设置有时钟占空比/偏斜校正功能的分相器电路（100）包括占空比校正电路（110），其具有用于通过接收输入信号和第二信号传输路径输出第一输出信号的第一信号传输路径，通过接收输入信号来输出具有第一输出信号的反相的第二输出信号，其中占空比校正电路（110）响应于第一和第二输出信号而被操作。占空比校正电路（110）响应于第一和第二输出信号，将第一和第二信号传输路径的上拉和下拉速度控制到彼此相反的方向，使得第一和第二信号传输路径当输入信号或第一和第二输出信号的占空比从1/2占空比中逃逸时，第二输出信号分别具有1/2占空比。

7. 发明公开

KR1020030021648A 전력 소모와 면적을 감소시킬 수 있는 구적 클록 발생 회로 无效
标题翻译：正常时钟发生电路可以减少功耗和面积
公开(公告)号：KR1020030021648A
公开(公告)日：2003-03-15
申请号：KR1020010055013
申请日：2001-09-07
申请人： 삼성전자주식회사
发明人： 서희영
IPC分类号： G11C11/4093
CPC分类号： G11C11/4076 , G11C7/1057 , G11C7/222 , G11C11/4093
摘要： PURPOSE: A quadrature clock generating circuit which is capable of reducing power consumption and area are provided to generate a clock signal used for stable data transmission while contriving low current. CONSTITUTION: A phase divider block(110,120) generates the first and second clock signals having complementary phases in response to an inner clock signal. The first output buffer block(130) outputs one of the first input signals in response to the first and second clock signals. The second output buffer block(140) outputs one of the second input signals in response to the first and second clock signals. An output driver modeling block(150) generates the first quadrature clock signal(quadtclk) in response to output signals of the first output buffer block and the second quadrature clock signal(quadtclkB) in response to output signals of the second output buffer block.
摘要翻译：目的：提供能够降低功耗和面积的正交时钟发生电路，以产生用于稳定数据传输的时钟信号，同时制造低电流。构成：响应于内部时钟信号，相位分配器块（110,120）产生具有互补相位的第一和第二时钟信号。第一输出缓冲器块（130）响应于第一和第二时钟信号输出第一输入信号中的一个。响应于第一和第二时钟信号，第二输出缓冲器块（140）输出第二输入信号之一。响应于第二输出缓冲块的输出信号，输出驱动器建模块（150）响应于第一输出缓冲块和第二正交时钟信号（quadtclkB）的输出信号产生第一正交时钟信号（quadtclk）。

8. 发明公开

KR1020060098952A 영상신호 잡음제거장치 및 영상신호 잡음제거방법 失效
标题翻译：用于去除图像上的噪声的装置和用于去除图像上的噪声的方法
公开(公告)号：KR1020060098952A
公开(公告)日：2006-09-19
申请号：KR1020050019570
申请日：2005-03-09
申请人： 삼성전자주식회사
发明人： 서희영 , 김종선 , 배건영 , 임경묵 , 박재홍
IPC分类号： H04N5/21
CPC分类号： H04N5/21 , H04N19/176 , H04N19/513
摘要： 영상의 흐려짐 및 영상의 떨림과 같은 화질의 왜곡이 없는 영상신호 잡음제거장치 및 영상신호 잡음제거방법을 개시한다. 상기 영상신호 잡음제거장치는, 잡음추정블록, 움직임추정블록 및 믹서블록을 구비한다. 상기 잡음추정블록은, 입력되는 영상신호(CF(t), Current Frame)에 포함된 잡음의 양인 잡음레벨(NL, Noise Level)을 추정한다. 상기 움직임추정블록은, 상기 전압레벨(NL) 및 상기 영상신호(CF(t))의 처리하고자하는 매크로블록과 주변 매크로블록들 사이의 공간적 연관성을 고려하여, 상기 영상신호(CF(t)) 및 현재 영상신호(CF(t)) 이전에 입력된 영상신호로부터 잡음을 제거하여 처리한 기준영상신호(RF(t-1), Reference Frame)에 대한 MAD를 생성한다. 상기 믹서블록은, 상기 MAD 및 상기 잡음레벨(NL)을 이용하여 소정의 범위의 값을 가지는 가중치(w)를 계산하고, 상기 가중치를 기준영상과 입력영상에 반영하여 출력영상(OF(t))을 생성한다. 상기 영상신호 잡음제거방법은, 잡음추정단계, 움직임추정단계 및 믹싱단계를 구비한다.
영상신호 잡음제거, 움직임추정,

9. 发明授权

KR100524936B1 셀프 테스트를 위한 입력 신호 발생 기능을 갖는 ＳＢＤ 버퍼 및 ＳＢＤ 버퍼의 셀프 테스트 방법 失效
标题翻译：具有用于自检的输入信号生成功能的同时双向缓冲器和同时双向缓冲器的自检方法
公开(公告)号：KR100524936B1
公开(公告)日：2005-10-31
申请号：KR1020020077033
申请日：2002-12-05
申请人： 삼성전자주식회사
发明人： 서희영 , 최정환
IPC分类号： G11C7/10
CPC分类号： G01R31/31715
摘要： 입력 신호 발생 기능을 가지는 셀프 테스트 회로를 포함하는 SBD 버퍼 및 SBD 버퍼의 셀프 테스트 방법이 개시된다. 본 발명에 의한 입력 신호 발생 기능을 가지는 셀프 테스트 회로를 포함하는 SBD 버퍼는 출력 드라이버, 입력 수신기, 제1 멀티플렉서 및 입력신호 발생회로를 구비하는 것을 특징으로 한다.
출력 드라이버는 출력 데이터 신호를 수신하여 입출력 노드로 출력한다. 입력 수신기는 입출력 노드에 입력되는 입력 데이터 신호와 출력 데이터 신호가 합쳐진 신호를 수신하여 소정의 기준 전압과 비교하여 출력한다. 제1 멀티플렉서는 소정의 기준전압 선택신호에 응답하여 기준 전압을 출력한다. 입력신호 발생회로는 테스트 모드에서 테스트용 입력신호를 발생하여 입력 데이터 신호로서 출력한다.
본 발명에 의한 입력 신호 발생 기능을 가지는 셀프 테스트 회로를 포함하는 SBD 버퍼 및 SBD 버퍼의 셀프 테스트 방법은 셀프 테스트시 입력 신호를 발생하여 SBD 버퍼의 정확한 성능 테스트를 할 수 있는 장점이 있다.

10. 发明授权

KR100699835B1 계층형 움직임 예측기 및 움직임벡터 예측방법 失效
标题翻译：多分辨率运动估计器和估计运动矢量的方法
公开(公告)号：KR100699835B1
公开(公告)日：2007-03-27
申请号：KR1020050019569
申请日：2005-03-09
申请人： 삼성전자주식회사
发明人： 김종선 , 임경묵 , 서희영 , 범재영 , 박재홍 , 원민호
IPC分类号： H04N19/51
CPC分类号： H04N19/53
摘要： 높은 주파수 성분뿐만 아니라 낮은 주파수 성분을 가지는 영상데이터를 압축할 때 정확하고 빠르며 이에 소비되는 면적이 늘어나지 않는 계층형 움직임 예측기 및 움직임벡터 생성방법을 개시한다. 상기 움직임 예측기는 제1데이터처리블록, 제2데이터처리블록 및 움직임 예측블록을 구비한다. 상기 움직임벡터 생성방법은, 현재영상 계층데이터 생성단계, 기준영상 계층데이터 생성단계 및 움직임벡터 생성단계를 구비한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式