专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102264656B1 게이트 코어들 및 핀 액티브 코어를 포함하는 반도체 소자 및 그 제조 방법 有权
公开(公告)号：KR102264656B1
公开(公告)日：2021-06-14
申请号：KR1020140140977
申请日：2014-10-17
申请人： 삼성전자주식회사
发明人： 하승석 , 배근희 , 여경환 , 박은실 , 신헌종
IPC分类号： H01L29/78 , H01L21/336

2. 发明授权

KR101728135B1 반도체 소자의 제조방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR101728135B1
公开(公告)日：2017-04-18
申请号：KR1020100055688
申请日：2010-06-11
申请人： 삼성전자주식회사
发明人： 배근희 , 이효산 , 이동석
IPC分类号： H01L21/8238 , H01L21/311 , H01L27/108 , H01L49/02
CPC分类号： H01L27/10817 , H01L21/31111 , H01L21/31116 , H01L28/91
摘要： 반도체소자의제조방법이제공된다. 반도체소자의제조방법은, 기판상에스토리지노드콘택플러그를포함하는층간절연막을형성하고, 상기층간절연막상에실리콘막또는실리콘게르마늄막을포함하는식각정지막을형성하고, 상기식각정지막상에몰드용절연막을형성하고, 상기몰드용절연막을상기식각정지막이노출될때까지선택적으로식각하여스토리지노드전극형성용홀을형성하고, 상기스토리지전극형성용홀 내면및 상기몰드용절연막의상면상에컨포말하게스토리지전극용도전막을형성하고, 상기스토리지전극용도전막이형성된기판을열처리하여상기몰드용절연막에의해노출된상기식각정지막의일정영역을금속실리사이드패턴으로형성하는것을포함한다.
摘要翻译：提供了一种制造半导体器件的方法。用于制造半导体元件的层间绝缘膜包括：存储节点接触插塞的基板上，对于层间绝缘层和硅膜或蚀刻停止膜的硅锗模具的方法，以及形成含有在绝缘膜上膜的蚀刻停止膜的形成，并且选择性蚀刻以形成一个存储节点电极yonghol形成，yonghol内表面形成的存储电极和导电保形于上的表面服装绝缘膜的模具，直到一个用于模制的绝缘膜是蚀刻停止曝光存储电极形成膜，并且包括热处理在其上形成的导电膜形成的存储电极的基板使用在由上模的用于金属硅化物图案的绝缘膜露出的预定区域中的蚀刻停止膜。

3. 发明公开

KR1020160056124A 기판 처리 장치 审中-实审
标题翻译：加工基材的装置
公开(公告)号：KR1020160056124A
公开(公告)日：2016-05-19
申请号：KR1020140156114
申请日：2014-11-11
申请人： 삼성전자주식회사
发明人： 배근희 , 김명철 , 김도형
IPC分类号： H01L21/02
CPC分类号： H01L21/205 , H01L21/02312 , H01L21/6719
摘要： 기판처리장치는측벽및 상기측벽을커버하는덮개를가지며기판상에반도체공정을수행하기위한공간을제공하는공정챔버, 공정챔버의측벽에설치되며공정챔버내로제1 방향으로제1 공정가스를분사하기위한제1 노즐, 공정챔버의측벽에제1 노즐과인접하게설치되며공정챔버내로제1 방향과다른제2 방향으로제2 공정가스를분사하기위한제2 노즐, 및제1 노즐및 제2 노즐로부터분사되는제1 및제2 공정가스들의유량을제어하기위한제어부를포함한다.
摘要翻译：提供了能够控制供给到基板的处理气体的方向的半导体基板处理装置。基板处理装置包括：具有侧壁和盖的处理室，用于覆盖侧壁，并且在基板上提供执行半导体处理的空间; 安装在处理室的侧壁上的第一喷嘴，并且在第一方向上将第一处理气体喷射到处理室的内部; 第二喷嘴，其安装成与处理室的侧壁上的第一喷嘴相邻，并且在不同于第一方向的第二方向上将第二处理气体喷射到处理室的内部; 以及控制单元，用于控制从第一喷嘴和第二喷嘴喷射的第一气体和第二气体的流量。

4. 发明公开

KR1020110135768A 반도체 소자의 제조방법 有权
标题翻译：半导体器件制造方法
公开(公告)号：KR1020110135768A
公开(公告)日：2011-12-19
申请号：KR1020100055688
申请日：2010-06-11
申请人： 삼성전자주식회사
发明人： 배근희 , 이효산 , 이동석
IPC分类号： H01L21/8238 , H01L21/311 , H01L27/108 , H01L49/02
CPC分类号： H01L27/10817 , H01L21/31111 , H01L21/31116 , H01L28/91 , H01L21/823871
摘要： PURPOSE: A method for manufacturing a semiconductor device is provided to reduce contact resistance between a storage node contact plug and a storage node electrode by forming the constant area of an etching stopping layer into a metal silicide pattern. CONSTITUTION: An inter-layer insulating film which includes a storage node contact plug(134) is formed on the top of a substrate. An etch stopping layer(140) which includes a silicon film or a silicon germanium layer is formed on the inter-layer insulating film. An insulating layer for a mold is formed on an etching stopping layer. A hole(151) for storage node electrode formation is formed by selectively etching the insulating layer for the mold until the etching stopping layer is exposed. A conduction film for a storage electrode is formed on the upper side of the insulating layer for the mold and the inner side of the hole for storage node electrode formation. A constant area of the etching stopping layer is formed into a metal silicide pattern by thermally treating the substrate in which the conduction film for the storage electrode is formed.
摘要翻译：目的：提供一种制造半导体器件的方法，通过将蚀刻停止层的恒定区域形成为金属硅化物图案来减小存储节点接触插塞和存储节点电极之间的接触电阻。构成：在基板的顶部形成包括存储节点接触插塞（134）的层间绝缘膜。在层间绝缘膜上形成包括硅膜或硅锗层的蚀刻停止层（140）。在蚀刻停止层上形成用于模具的绝缘层。通过选择性地蚀刻用于模具的绝缘层而形成用于存储节点电极形成的孔（151），直到蚀刻停止层露出为止。用于存储电极的导电膜形成在用于模具的绝缘层的上侧和用于存储节点电极形成的孔的内侧。通过对其中形成有用于存储电极的导电膜的基板进行热处理，将蚀刻停止层的恒定区域形成为金属硅化物图案。

5. 发明公开

KR1020080061083A 고용량을 갖는 캐패시터의 제조 방법 无效
标题翻译：制造具有高存储容量的电容器的方法
公开(公告)号：KR1020080061083A
公开(公告)日：2008-07-02
申请号：KR1020060135940
申请日：2006-12-28
申请人： 삼성전자주식회사
发明人： 배근희
IPC分类号： H01L27/04 , H01L27/108
摘要： A method for fabricating a high capacitance capacitor is provided to expand the surface area of a lower electrode by using silicon-germanium protrusions. A mold layer is formed on a substrate(5). An opening is formed in the mold layer. A silicon-germanium layer is formed on the mold layer and the sidewall of the opening. A lower electrode layer is formed on the silicon-germanium layer, filling the opening. The lower electrode layer and the silicon-germanium layer are partially removed so that a silicon-germanium layer pattern is formed on the sidewall of the opening and a preliminary lower electrode is formed in the opening. The mold layer is removed. The silicon-germanium layer pattern is removed to form a lower electrode(50). A dielectric layer(55) is formed on the lower electrode. An upper electrode(60) is formed on the dielectric layer. The silicon germanium layer can include grains of an island type or a protrusion type.
摘要翻译：提供一种用于制造高容量电容器的方法，以通过使用硅 - 锗突起来扩大下电极的表面积。在基板（5）上形成模层。在模具层中形成开口。在模具层和开口的侧壁上形成硅 - 锗层。在硅 - 锗层上形成下电极层，填充开口。部分地除去下电极层和硅锗层，使得在开口的侧壁上形成硅 - 锗层图案，并且在开口中形成预备的下电极。去除模具层。去除硅 - 锗层图案以形成下电极（50）。电介质层（55）形成在下电极上。在电介质层上形成上电极（60）。硅锗层可以包括岛型或突起型的晶粒。

6. 发明授权

KR101631165B1 반도체 셀 구조체의 형성방법, 상기 반도체 셀 구조체를 포함하는 반도체 장치의 형성 방법 및 상기 반도체 장치를 포함하는 반도체 모듈의 형성방법 有权
标题翻译：形成半导体元件结构的半导体元件结构方法和形成半导体元件的半导体模块的方法
公开(公告)号：KR101631165B1
公开(公告)日：2016-06-17
申请号：KR1020090124211
申请日：2009-12-14
申请人： 삼성전자주식회사
发明人： 배근희 , 신철호 , 김신혜 , 김상국
IPC分类号： H01L21/3205 , H01L21/768
CPC分类号： H01L21/76802 , H01L21/31111 , H01L27/105 , H01L27/1052 , H01L27/10855 , H01L27/10888
摘要： 반도체셀 구조체의형성방법이제공된다. 이를위해서, 반도체기판상에제 1 절연막을형성할수 있다. 상기제 1 절연막에접속패턴을형성할수 있다. 상기접속패턴상에제 2 및 3 절연막들을차례로형성할수 있다. 상기제 2 및/ 또는 3 절연막들에관통홀을형성할수 있다. 상기관통홀은접속패턴을노출시킬수 있다. 상기반도체셀 구조체를포함하는반도체장치의형성방법이제공될수 있다. 더불어서, 상기반도체장치를포함하는반도체모듈의형성방법이제공될수 있다.

7. 发明公开

KR1020100069392A 증착, 식각 혹은 클리닝 공정에서 증착, 식각 혹은 클리닝 종료 시점을 결정하기 위하여 수정 결정 미소저울을 이용하는 반도체 소자의 제조장치 및 이를 이용한 제조방법 无效
标题翻译：半导体器件的制造装置检测端部的沉积物，通过QUARTZ晶体微生物的蚀刻或清洗工艺和使用其的制造方法
公开(公告)号：KR1020100069392A
公开(公告)日：2010-06-24
申请号：KR1020080128063
申请日：2008-12-16
申请人： 삼성전자주식회사
发明人： 배근희 , 김용진
IPC分类号： H01L21/3065 , H01L21/205
CPC分类号： H01L22/12 , H01L22/26
摘要： PURPOSE: A manufacturing apparatus of a semiconductor device and a manufacturing method using the same, using a quartz crystal micro balance for determining an etching, an evaporation or a cleaning end-point in an evaporation, an etching or a cleaning process are provided to determine a generation film eliminating end-point by monitoring the thickness variance of the generation film using a quartz installed inside a process chamber. CONSTITUTION: A thin film is evaporated on the upper side of a wafer by an evaporation process. The inside of a processing chamber is cleaned. The thickness variance of a generation film is monitored using quartz installed inside the processing chamber. The generation film eliminating end-point is determined based on monitoring. The elimination of the generation film is processed by a remote plasma cleaning device(100).
摘要翻译：目的：提供一种半导体器件的制造装置及其制造方法，使用石英晶体微量平衡来确定蚀刻，蒸发或蒸发中的清洗终点，蚀刻或清洁处理，以确定通过使用安装在处理室内的石英来监测发电膜的厚度变化，从而消除终点。构成：通过蒸发过程在晶片的上侧蒸发薄膜。处理室的内部被清洁。使用安装在处理室内的石英监测发电薄膜的厚度变化。基于监测确定生成膜消除终点。通过远程等离子体清洗装置（100）处理产生膜的消除。

8. 发明授权

KR100780944B1 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법 有权
标题翻译：蚀刻含碳层的方法及半导体装置的制造方法
公开(公告)号：KR100780944B1
公开(公告)日：2007-12-03
申请号：KR1020050096164
申请日：2005-10-12
申请人： 삼성전자주식회사
发明人： 배근희
IPC分类号： H01L21/3065
CPC分类号： H01L21/31116 , H01L21/02063 , H01L21/0214 , H01L21/02362 , H01L21/3146
摘要： Si-함유 가스를 이용하여 탄소함유막을 식각하는 방법과, 이와 같이 식각하여 얻어진 수 십 nm 수준의 폭을 가지는 탄소함유막 패턴을 식각 마스크로 이용하여 층간절연막을 식각하여 양호한 측벽 프로파일을 가지는 복수의 콘택홀을 형성하는 반도체 소자 제조 방법을 개시한다. 본 발명에서는 식각 마스크로 사용될 탄소함유막을 식각하기 위하여, 탄소함유막 위에 상기 탄소함유막의 상면을 일부 노출시키는 마스크 패턴을 형성한다. 마스크 패턴을 식각 마스크로 이용하여 O
2 및 Si-함유 가스로 이루어지는 혼합 가스의 플라즈마에 의해 상기 탄소함유막을 이방성 식각한다. 고밀도 셀 어레이 영역에서 상호 인접한 2개의 콘택홀간의 간격이 수 십 nm 또는 그 이하의 수준으로 작아져도 본 발명에 따른 방법에 의해 탄소함유막을 식각함으로써 콘택홀이 상호 양호하게 분리되어 인접한 단위 셀 사이에 단락이 방지된다.
ACL, 캡핑층, Si, 폴리머, 패시베이션, 바닥 CD

9. 发明授权

KR102259917B1 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR102259917B1
公开(公告)日：2021-06-03
申请号：KR1020150025303
申请日：2015-02-23
申请人： 삼성전자주식회사
发明人： 박상진 , 배근희 , 여경환 , 윤보언 , 권기상 , 김도형 , 전하영 , 하승석
IPC分类号： H01L29/78

10. 发明公开

KR1020160045440A 게이트 코어들 및 핀 액티브 코어를 포함하는 반도체 소자 및 그 제조 방법 审中-实审
标题翻译：具有栅极和半导体芯片的半导体器件及其制造方法
公开(公告)号：KR1020160045440A
公开(公告)日：2016-04-27
申请号：KR1020140140977
申请日：2014-10-17
申请人： 삼성전자주식회사
发明人： 하승석 , 배근희 , 여경환 , 박은실 , 신헌종
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66795 , H01L21/76229 , H01L29/66545 , H01L29/785 , H01L29/7843 , H01L29/7855
摘要： 제1 컷필드게이트패턴및 제1 핀게이트패턴을포함하고, 상기제1 컷필드게이트패턴은제1 부분에서절연성제1 컷필드게이트코어, 및제2 부분에서전도성제1 컷필드게이트전극을포함하고, 상기제1 핀게이트패턴은제1 부분에서절연성제1 핀게이트코어를포함하고, 및제2 부분에서전도성제1 핀게이트전극을포함하고, 상기제1 컷필드게이트코어의상면및 상기제1 핀게이트코어의상면은공면(co-planar)을갖는반도체소자가설명된다.
摘要翻译：公开了一种包括第一切割场栅极图案和第一鳍状栅极图案的半导体器件。第一切割场栅极图案包括：第一区域中的绝缘第一场栅极核心; 以及在第二区域中的导电的第一切割场栅极电极。第一鳍栅极图案包括：第一区域中的绝缘第一场栅核心; 和第二区域中的导电第一切割场栅极电极。第一切割磁场门芯的上表面和散热片门芯的上表面被构造成具有共面表面。本发明的目的是提供一种具有栅芯和鳍片活性芯的半导体。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式