专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020000039212A 주파수편이의 반전을 방지하는 주파수편이 변조장치 및 방법 失效
标题翻译：频率移位键控装置及其预防方法
公开(公告)号：KR1020000039212A
公开(公告)日：2000-07-05
申请号：KR1019980054477
申请日：1998-12-11
申请人： 삼성전자주식회사
发明人： 권혁진
IPC分类号： H03C3/06
CPC分类号： H03C3/09 , H03C3/06 , H03C2200/0041
摘要： PURPOSE: A frequency shift keying apparatus and a method is provided to prevent a deviation of a paging data from being inverted by using a digital signal processor. CONSTITUTION: In a frequency shift keying apparatus, a bus transceiver(102) inverts or bypasses a paging data. A selector(104) selects an inverting operation of bus transceiver(102). A digital signal processor(106) determines a desired frequency shift and a signal level according to a form of a data from bus transceiver(102). A memory(108) stores an operating program of digital signal processor(106). A first input first output(110) temporarily stores the data from digital signal processor(106). A digital/analog converter(112) converts the data stored in first input first output(110) into an analog signal. A first local oscillator(114) oscillates a first local oscillating signal. A first mixer(116) mixes the first local oscillating signal with the analog signal from digital/analog converter(112) to produce a first intermediate frequency signal. A first amplifier(118) amplifies the first intermediate frequency signal from mixer(116). A first band pass filter(120) band pass filters an output signal from amplifier(118). A second amplifier(122) amplifies the output signal of first band pass filter(120). A second local oscillator(124) oscillates a second local oscillating signal. A second mixer(126) mixes the second local oscillating signal with the output signal of second amplifier(122) to produce a second intermediate frequency signal. A third amplifier(128) amplifies the output signal of second mixer(126). A second band pass filter(120) band pass filters an output signal from third amplifier(128). A fourth amplifier(132) amplifies the output signal of second band pass filter(120).
摘要翻译：目的：提供一种频移键控装置和方法，以防止通过使用数字信号处理器使寻呼数据的偏移反转。构成：在频移键控装置中，总线收发器（102）反转或绕过寻呼数据。选择器（104）选择总线收发器（102）的反相操作。数字信号处理器（106）根据来自总线收发器（102）的数据的形式确定期望的频移和信号电平。存储器（108）存储数字信号处理器（106）的操作程序。第一输入第一输出（110）临时存储来自数字信号处理器（106）的数据。数字/模拟转换器（112）将存储在第一输入第一输出（110）中的数据转换为模拟信号。第一本地振荡器（114）振荡第一本地振荡信号。第一混频器（116）将第一本地振荡信号与来自数字/模拟转换器（112）的模拟信号混合以产生第一中频信号。第一放大器（118）从混频器（116）放大第一中频信号。第一带通滤波器（120）带通滤波来自放大器（118）的输出信号。第二放大器（122）放大第一带通滤波器（120）的输出信号。第二本地振荡器（124）振荡第二本地振荡信号。第二混频器（126）将第二本地振荡信号与第二放大器（122）的输出信号混频以产生第二中频信号。第三放大器（128）放大第二混频器（126）的输出信号。第二带通滤波器（120）带通滤波来自第三放大器（128）的输出信号。第四放大器（132）放大第二带通滤波器（120）的输出信号。

2. 发明公开

KR1020000003057A 고속 직렬 버스 인터페이스를 위한 랜덤 비트 발생장치 失效
标题翻译：用于生成具有高速的串行总线接口的随机位的设备
公开(公告)号：KR1020000003057A
公开(公告)日：2000-01-15
申请号：KR1019980024153
申请日：1998-06-25
申请人： 삼성전자주식회사
发明人： 권혁진
IPC分类号： H04L12/28
CPC分类号： H04L12/40078
摘要： PURPOSE: A device to generate a random bit for a serial bus interface with a high speed is provided to minimize a probability of the random bit generation, when a condenser phenomena is generated between the two nodes. CONSTITUTION: A device to generate a random bit for a serial digital interface with a high speed, comprises: a flip-flop of K(bigger than 0) number; a counter for increasing the counting value by answering for a predetermined clock signal, and outputting the result as parallel data of a K bit; a T flip-flop for converting the output state by answering the clock signal; a logic adding operator for applying the output of the T flip-flop to a first input, and logically adding the applied predetermined data with the first input to a second input; a logic multiplier for logically multiplying the output of the logic adding operator and the clock signal, and outputting the result; a shift register for having a flip-flop of N(bigger than 0) number, shifting the output of the flip-flop of the N number by answering for the logic multiplier, and outputting the result as parallel data of the N bit; a multiplexer for applying the output of the counter as a select signal, applying the parallel data of the N bit as input data, and outputting one bit of the N bit parallel data as a random bit by answering for the select signal.
摘要翻译：目的：提供一种用于为串行总线接口高速生成随机位的器件，以便在两个节点之间产生电容器现象时，最小化随机位产生的概率。构成：用于为高速串行数字接口生成随机位的器件，包括：K（大于0）的触发器; 计数器，用于通过应答预定的时钟信号来增加计数值，并输出结果作为K位的并行数据; 用于通过应答时钟信号来转换输出状态的T触发器; 逻辑加法运算器，用于将所述T触发器的输出施加到第一输入;以及将所施加的预定数据与所述第一输入逻辑相加到第二输入; 逻辑乘法器，用于逻辑乘以逻辑加法运算符的输出和时钟信号，并输出结果; 用于具有N（大于0）的触发器的移位寄存器，通过应答逻辑乘法器来移位N个触发器的输出，并将结果输出为N位的并行数据; 多路复用器，用于将计数器的输出作为选择信号，将N位的并行数据作为输入数据，并通过应答选择信号输出一位N位并行数据作为随机位。

3. 发明授权

KR102073002B1 공기조화기 有权
公开(公告)号：KR102073002B1
公开(公告)日：2020-02-04
申请号：KR1020130099485
申请日：2013-08-22
申请人： 삼성전자주식회사
发明人： 김도훈 , 임영석 , 권혁진 , 이종문
IPC分类号： F24F13/20 , F24F1/00

4. 发明公开

KR1020050073827A 반도체 제조 설비의 배기압력 제어장치 失效
标题翻译：控制制造半导体设备排气压力的装置
公开(公告)号：KR1020050073827A
公开(公告)日：2005-07-18
申请号：KR1020040001927
申请日：2004-01-12
申请人： 삼성전자주식회사
发明人： 권혁진 , 박종철
IPC分类号： H01L21/02
CPC分类号： F16K3/34 , F16K1/222 , F16K1/223 , F16K3/0209 , F16K3/32 , F16K51/02 , Y10T137/7761 , Y10T137/8696 , Y10T137/87378
摘要： 본 발명은 반도체 제조 설비의 배기압력 제어장치에 관한 것으로서, 반응 챔버와 초고진공 펌프 사이의 배기 라인에 구비되어 배기량을 제어하는 반도체 설비의 배기압력 제어장치에 있어서, 밸브 몸체(30)와; 상기 밸브 몸체(30)를 관통하는 배기홀(31)을 개폐 가능하도록 구비되는 제1 밸브(40)(80)와; 상기 제1 밸브(40)(80)의 판면에 소정의 면적으로 형성한 구멍(41)(81)을 개폐 가능하도록 구비되는 제2 밸브(50)(90)와; 상기 제1 밸브(40)(80)와 제2 밸브(50)(90)를 각각 순차적으로 구동시키는 한 쌍의 구동 수단(60); 및 상기 반응 챔버의 내부 압력을 체크하여 상기 한 쌍의 구동 수단(60)을 선택적으로 작동 제어하는 제어 수단(70)으로서 이루어지게 하여 반응 챔버의 압력 변화 및 밸브 개폐 작동에 따른 압력 변화가 예측 가능하도록 하여 정확하고 안정된 배기 제어와 더욱 향상된 공정 효율성 및 제품 수율이 기대되도록 한다.

5. 发明授权

KR100285720B1 하나의프로세서를이용하여두개의위상동기루프칩에위상동기고정데이터를입력하는회로 失效
标题翻译：使用一个处理器向两个锁相环芯片输入锁相数据的电路
公开(公告)号：KR100285720B1
公开(公告)日：2001-04-02
申请号：KR1019970081465
申请日：1997-12-31
申请人： 삼성전자주식회사
发明人： 권혁진
IPC分类号： H04L27/00
摘要： PURPOSE: A circuit for inputting phase locked data into two phase locked loop chips is provided, which lock two frequencies using one micro processor in a modulator method using a DSP(Digital Signal Processing). CONSTITUTION: According to a phase locked loop control circuit to output signals having different frequencies each other by controlling two phase locked loops, a ROM stores data to control outputs of the two phase locked loops. A DSP outputs a signal to control two different phase locked loops by receiving data of the ROM, a micro controller signal, phasing data and an initialization signal from the micro processor. A latch stores and outputs a signal of the DSP. A divider outputs a clock signal by dividing a signal from a buffer amplification circuit 1, and a FIFO receives 12 bit data information from the divider and the DSP. A digital-analog converter converts a digital output of the FIFO into an analog modulation signal of 100kHz. A synthesizer generates 90MHz signal by synthesizing the outputs of a buffer amplification circuit 2 and the digital-analog converter. An amplifier amplifies an output of the synthesizer, and a band pass filter passes only the 90MHz signal among the amplified signal, and an amplifier amplifies the 90MHz signal.

6. 发明公开

KR1020150022128A 공기조화기 审中-实审
标题翻译：冷气机
公开(公告)号：KR1020150022128A
公开(公告)日：2015-03-04
申请号：KR1020130099485
申请日：2013-08-22
申请人： 삼성전자주식회사
发明人： 김도훈 , 임영석 , 권혁진 , 이종문
IPC分类号： F24F13/20 , F24F1/00
CPC分类号： F25D23/028 , F24F1/0007 , F24F13/0281 , F24F13/20 , F25D17/042
摘要： 공기조화기는 개구를 갖고 외관을 이루는 캐비닛, 상기 개구를 개폐하는 커버;를 포함하고, 상기 커버는, 상호 마주하며 이격되는 제 1 커버몸체와 제 2 커버몸체를 갖고, 상기 개구를 덮는 커버몸체, 상기 제 1 커버몸체와 상기 제 2 커버몸체의 이격상태를 유지하도록 그 사이에 마련되는 이격리브를 포함한다. 이러한 구성으로 공기조화기의 내구성을 향상시키고, 단열효율을 향상시킬 수 있다.
摘要翻译：空调器包括：具有开口以形成空调的外部的柜体; 和打开或关闭开口的盖子。所述盖包括：盖主体，其具有彼此面对的距离以覆盖所述开口的第一和第二盖体; 以及在第一和第二盖体之间的间隔肋以保持它们之间的距离。因此，空气调节器具有改善的耐久性和隔热效率。

7. 发明授权

KR100524903B1 고속 직렬 버스 인터페이스를 위한 랜덤 비트 발생장치 失效
标题翻译：为高速串行总线接口生成随机位的装置
公开(公告)号：KR100524903B1
公开(公告)日：2006-02-09
申请号：KR1019980024153
申请日：1998-06-25
申请人： 삼성전자주식회사
发明人： 권혁진
IPC分类号： H04L12/28
摘要： 고속 직렬 버스 인터페이스를 위한 랜덤 비트 발생 장치가 개시된다. 본 발명에 따른 고속 직렬 디지탈 인터페이스를 위한 랜덤 비트 발생 장치는, K(>0)개의 플립플롭을 구비하며, 소정 클럭 신호에 응답하여 카운팅 값을 증가시키고, 카운팅된 결과를 K비트의 병렬 데이타로서 출력하는 카운터, 클럭 신호에 응답하여 출력 상태를 변화시키는 T플립플롭, T플립플롭의 출력을 제1입력으로 인가하며, 제2입력으로 인가된 소정 데이타와 제1입력을 논리합하는 논리합 수단, 논리합 수단의 출력과 클럭 신호를 논리곱하고, 논리곱된 결과를 출력하는 논리곱 수단, N(>0)개의 플립플롭을 구비하고, 논리곱 수단의 출력에 응답하여 N개 플립플롭의 출력을 쉬프트하며, 쉬프트된 결과를 N비트의 병렬 데이타로서 출력하는 쉬프트 레지스터 및 카운터의 출력을 선택 신호로서 인가하고, 쉬프트 레지스터의 N비트 병렬 데이타를 입력 데이 타로서 인가하며, 선택 신호에 응답하여 N비트 병렬 데이타 중 한 비트를 랜덤 비트로서 출력하는 멀티플렉서를 구비하는 것을 특징으로하고, 본 발명에 따르면 고속 직렬 버스 인터페이스를 이용하는 네트워크에서 콘텐션이 발생할 때, 콘텐션이 발생된 두 노드 간에 서로 다른 타이밍을 발생시킴으로써 같은 랜덤 비트를 발생할 확률을 최소화시킬 수 있다는 효과가 있다.

8. 发明授权

KR100518605B1 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 失效
标题翻译：制造具有凹陷沟道晶体管的集成电路器件的方法
公开(公告)号：KR100518605B1
公开(公告)日：2005-10-04
申请号：KR1020030092585
申请日：2003-12-17
申请人： 삼성전자주식회사
发明人： 박종철 , 서준 , 권혁진 , 송종희 , 안태혁 , 강대근
IPC分类号： H01L21/336
摘要： 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 의한 집적 회로 소자의 제조방법은 먼저, 집적 회로 기판에 트렌치 소자 분리 영역을 형성하여 활성 영역을 정의하고, 이 활성 영역의 일부 및 그에 인접한 트렌치 소자 분리 영역을 노출시키는 라인 타입의 마스크 패턴을 실리콘 산화물로 형성한다. 그리고, 상기한 활성 영역보다 노출된 트렌치 소자 분리 영역이 리세스되도록 트렌치 소자 분리 영역 및 마스크 패턴을 희석화된 불화수소 또는 완충 산화막 식각액 등을 사용하여 습식 식각한 다음, 마스크 패턴의 측벽에 스페이서를 형성한다. 그리고, 상기한 마스크 패턴과 스페이서를 식각 마스크로 사용하여 게이트 트렌치를 형성하도록 활성 영역을 식각한 다음에, 형성된 게이트 트렌치를 매립하는 리세스 게이트를 형성한다.

9. 发明公开

KR1020050019616A 집적 회로 소자 리세스 트랜지스터의 제조방법 및 이에의해 제조된 집적 회로 소자의 리세스 트랜지스터 无效
标题翻译：制造完整的残留基板区域的集成电路装置的记忆晶体管的制造方法及其制造的记录方法
公开(公告)号：KR1020050019616A
公开(公告)日：2005-03-03
申请号：KR1020030057506
申请日：2003-08-20
申请人： 삼성전자주식회사
发明人： 박종철 , 권혁진 , 안태혁
IPC分类号： H01L21/336
摘要： PURPOSE: A method for fabricating a recess transistor of an integrated circuit device and a recess thereof fabricated by the same are provided to prevent the increase of a sub-threshold leakage current by removing entirely a residual substrate area. CONSTITUTION: An active area is defined by forming a device isolation area on an integrated circuit substrate. The device isolation area is etched by a predetermined depth so that the device isolation area is recessed. A gate trench is formed on the active area. A recess gate burying the gate recess is formed. The gate trench forming step is performed by an anisotropy dry etch.
摘要翻译：目的：提供一种用于制造集成电路器件的凹槽晶体管及其制造的凹部的方法，以通过完全去除残留的衬底区域来防止增加子阈值漏电流。构成：通过在集成电路基板上形成器件隔离区来定义有源区。器件隔离区域被预定深度蚀刻，使得器件隔离区域凹进。在有源区上形成栅极沟槽。形成埋入栅极凹部的凹槽。栅极沟槽形成步骤通过各向异性干蚀刻进行。

10. 发明公开

KR1020050013397A 매몰 게이트 및 그 형성방법 无效
标题翻译：通过形成非导电间隔来形成短路边界或泄漏边界的形成闸门和方法
公开(公告)号：KR1020050013397A
公开(公告)日：2005-02-04
申请号：KR1020030052028
申请日：2003-07-28
申请人： 삼성전자주식회사
发明人： 권혁진 , 박종철
IPC分类号： H01L21/336
摘要： PURPOSE: A buried gate and a method for forming the same are provided to improve the short margin or the leakage margin by forming a nonconductive spacer between the buried gate and an active area. CONSTITUTION: A semiconductor substrate(100) is supplied. A active area is defined by forming a trench(200) on the semiconductor substrate. A nonconductive layer burying the trench is formed. A spacer(300a) is formed on the inner sidewall of the trench by partly removing the nonconductive layer. A device separation layer burying the trench is formed. A negative pattern is formed by recessing the device separation layer. A conductive layer burying the negative pattern is formed.
摘要翻译：目的：提供掩埋栅极及其形成方法以通过在掩埋栅极和有源区域之间形成非导电间隔物来改善短边缘或漏泄边界。构成：提供半导体衬底（100）。通过在半导体衬底上形成沟槽（200）来限定有源区。形成埋入沟槽的非导电层。通过部分去除非导电层，在沟槽的内侧壁上形成间隔物（300a）。形成埋设沟槽的器件分离层。通过使器件分离层凹陷来形成负图形。形成埋入阴图案的导电层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式