专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020070070413A 전기적 특성이 향상된 쇼트키 배리어 다이오드 无效
标题翻译：肖特基二极管具有增强的电气特性
公开(公告)号：KR1020070070413A
公开(公告)日：2007-07-04
申请号：KR1020050132923
申请日：2005-12-29
申请人： 매그나칩 반도체 유한회사
发明人： 유지은
IPC分类号： H01L29/872
CPC分类号： H01L29/872 , H01L29/0692
摘要： A schottky barrier diode having improved electrical property is provided to improve a current leakage property by forming an contrary impurity region like a P-type impurity region to an anode region, and to improve forward current performance by forming an N-well in a cathode region. A first N-well is formed on a P-type substrate. A cathode includes a second N-well which is formed on the first N-well, and an N-type impurity region which is formed on the second N-well. An anode includes a P-type impurity region formed on the first N-well, and is separated from the cathode and surrounded by that. An N-type metal region is further included between the second N-well and the N-type impurity region.
摘要翻译：提供具有改善的电性能的肖特基势垒二极管，以通过在阳极区域形成类似P型杂质区域的相反杂质区域来提高漏电特性，并且通过在阴极区域中形成N阱来提高正向电流性能。在P型基板上形成第一N阱。阴极包括形成在第一N阱上的第二N阱和形成在第二N阱上的N型杂质区。阳极包括形成在第一N阱上的P型杂质区，并从阴极分离并被其包围。 N型金属区域还包括在第二N阱和N型杂质区之间。

2. 发明公开

KR1020070002785A 반도체 소자 제조 방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020070002785A
公开(公告)日：2007-01-05
申请号：KR1020050058455
申请日：2005-06-30
申请人： 매그나칩 반도체 유한회사
发明人： 유지은
IPC分类号： H01L29/866
摘要： A method for manufacturing a semiconductor device is provided to simplify manufacturing processes by performing simultaneously a heat treatment on a zener region, a first active region and a second active region. A second conductive type well region(201) is formed in a first conductive type semiconductor substrate. A first conductive type zener region(203) is formed in the resultant structure. A gate electrode(206) is formed on the substrate without annealing. A first active region(207) is formed at one side of the gate electrode. A second active region(208) is formed at the other side of the gate electrode. Then, an annealing process is performed on the resultant structure.
摘要翻译：提供了一种用于制造半导体器件的方法，以通过同时对齐纳二极地区域，第一有源区域和第二有源区域进行热处理来简化制造工艺。在第一导电型半导体衬底中形成第二导电类型阱区（201）。在所得结构中形成第一导电类型的齐纳二极管区域（203）。在不退火的情况下，在基板上形成栅电极（206）。第一有源区（207）形成在栅电极的一侧。第二有源区（208）形成在栅电极的另一侧。然后，对所得结构进行退火处理。

3. 发明授权

KR101032116B1 엘씨오에스 소자의 제조방법 有权
标题翻译：制造LCOS器件的方法
公开(公告)号：KR101032116B1
公开(公告)日：2011-05-02
申请号：KR1020040031106
申请日：2004-05-03
申请人： 매그나칩 반도체 유한회사
发明人： 유지은
IPC分类号： G02F1/136
摘要： 본 발명은 LCOS 칩의 평탄도(Flatness) 및 반사율(Reflectance)을 개선할 수 있는 LCOS 소자 제조방법을 개시한다. 개시된 본 발명은 LCOS 소자 특성 확보를 위해 반도체 기판 상의 고전압 영역(HVR)에 고농도의 불순물 이온을 주입하여 드리프트 영역을 형성하고, 고전압 영역(HVR)의 NMOS를 위한 필드 스탑 이온을 소자분리막 형성 후에 주입함으로써 LCOS 화소의 누설전류를 개선할 수 있다. 또한, 본 발명은 0.6㎛ 공정에 층간절연막 공정을 추가하여 5％ 이하의 칩 평탄도를 확보할 수 있으며, 미러 금속막을 증착하여 80％ 이상의 반사율을 확보할 수 있다.

4. 发明公开

KR1020060062433A 고전압소자의 웰 형성방법 无效
标题翻译：用于制造高压器件的方法
公开(公告)号：KR1020060062433A
公开(公告)日：2006-06-12
申请号：KR1020040101271
申请日：2004-12-03
申请人： 매그나칩 반도체 유한회사
发明人： 유지은
IPC分类号： H01L21/336 , H01L29/78 , H01L21/22 , H01L21/265
CPC分类号： H01L27/0928 , H01L21/0415 , H01L21/046 , H01L21/0465 , H01L21/8226 , H01L21/8238 , H01L21/8249 , H01L2924/13091
摘要： 본 발명은 로직 P웰 및 고전압 P웰을 디프 N웰로 감싸줌으로써, 디프 N웰 안팎의 P웰 내 NMOS소자 사이의 격리가 가능한 고전압소자의 웰 형성방법에 관해 개시한 것이다. 개시된 본 발명은 고전압 N/P웰 형성영역, 로직 N/P웰 형성영역이 구비된 실리콘기판을 제공하는 단계와, 상기 기판의 고전압 P웰 형성영역 및 로직 P웰영역에 선택적으로 이온주입 및 확산을 실시하여 디프 N웰을 형성하는 단계와, 디프 N웰이 구비된 기판의 고전압N웰 형성영역 및 로직 N웰 형성영역에 선택적으로 이온주입을 실시하고 나서, 상기 로직N웰 형성영역에 선택적으로 이온주입을 차례로 실시하는 단계와, 상기 디프 N웰 내의 고전압 P웰 형성영역 및 로직P웰영역, 고전압 P웰 형성영역 및 로직 P웰영역에 선택적으로 이온주입을 실시하는 단계와, 상기 디프 N웰 내의 로직 P웰영역에 선택적으로 이온주입을 실시하는 단계와, 그로 부터 얻어지는 결과물에 열처리를 실시하여 상기 주입된 이온들을 확산시켜 디프 N웰 내에 고전압 P웰 및 로직 P웰, � �전압 N/P웰 및 로직 N/P웰을 형성하는 단계를 포함한다.

5. 发明公开

KR1020050105834A 엘씨오에스 소자의 제조방법 有权
标题翻译：制造LCOS器件的方法
公开(公告)号：KR1020050105834A
公开(公告)日：2005-11-08
申请号：KR1020040031106
申请日：2004-05-03
申请人： 매그나칩 반도체 유한회사
发明人： 유지은
IPC分类号： G02F1/136
摘要： 본 발명은 LCOS 칩의 평탄도(Flatness) 및 반사율(Reflectance)을 개선할 수 있는 LCOS 소자 제조방법을 개시한다. 개시된 본 발명은 LCOS 소자 특성 확보를 위해 반도체 기판 상의 고전압 영역(HVR)에 고농도의 불순물 이온을 주입하여 드리프트 영역을 형성하고, 고전압 영역(HVR)의 NMOS를 위한 필드 스탑 이온을 소자분리막 형성 후에 주입함으로써 LCOS 화소의 누설전류를 개선할 수 있다. 또한, 본 발명은 0.6㎛ 공정에 층간절연막 공정을 추가하여 5％ 이하의 칩 평탄도를 확보할 수 있으며, 미러 금속막을 증착하여 80％ 이상의 반사율을 확보할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式