专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100493881B1 반도체 기재 물질 상의 삼산화티탄칼슘 계면 주형 구조물 失效
标题翻译：基于半导体材料的CaTiO3界面模板结构
公开(公告)号：KR100493881B1
公开(公告)日：2005-06-10
申请号：KR1019997000984
申请日：1997-07-31
申请人： 록히드 마틴 에너지 리서치 코포레이션
发明人： 미키,로드니,앨런 , 워커,프레드릭,조셉
IPC分类号： C30B25/14
CPC分类号： H01L29/517 , C30B23/02 , C30B25/02 , C30B25/18 , C30B29/32 , H01L21/02197 , H01L21/28167 , H01L21/31691 , H01L28/56 , H01L29/78391
摘要： 본 발명은 반도체 기재 기판의 물질 표면 상에 위치하고, 물질 표면과 크기가 동일한 막을 포함하는 구조물 및 이러한 구조물을 구성시키기 위한 관련된 방법에 관한 것으로서, 상기 방법은 물질 표면과 목적하는 페로브스카이트 막 사이의 페로브스카이트의 계면 주형 막의 축적을 포함한다. 주형의 페로브스카이트의 배향은 하부에 위치한 물질 표면의 배향에 대해 45°회전되어, 페로브스카이트 막과 하부에 위치한 물질 표면 사이의 크기가 동일한 주기성을 유지시키면서, 격자 구조에서, fcc(반도체 기재 물질의)로부터 페로브스카이트의 간단한 입방체 격자 구조로의 전이를 달성시킨다. 본 발명의 막 성장 기법은 페로브스카이트 막(84)이 반도체 기재 물질(72)상에 축적되고, 상기 부품을 사용하는 동안, 페로브스카이트 막이 강유전, 압전기, 초전기, 전기 광학 또는 거대 유전체 특성을 나타내기에 적합한 고체 상태의 전기 부품을 제조하는데 사용될 수 있다. 이러한 방법은 반도체 기판(72), 트랜지스터(70), 공급원 및 드레인(78, 80), 게이트 전극(83), 및 게이트 유전체(83)를 갖는 FFET를 형성하는데 이용될 수 있다. 페로브스카이트(84)는 게이트 전극의 일부이다.

2. 发明公开

KR1020000029832A 반도체 기재 물질 상의 삼산화티탄칼슘 계면 주형 구조물 失效
标题翻译：超导体上的CATIO3界面模板结构
公开(公告)号：KR1020000029832A
公开(公告)日：2000-05-25
申请号：KR1019997000984
申请日：1997-07-31
申请人： 록히드 마틴 에너지 리서치 코포레이션
发明人： 미키,로드니,앨런 , 워커,프레드릭,조셉
IPC分类号： C30B25/14
CPC分类号： H01L29/517 , C30B23/02 , C30B25/02 , C30B25/18 , C30B29/32 , H01L21/02197 , H01L21/28167 , H01L21/31691 , H01L28/56 , H01L29/78391
摘要： PURPOSE: A structure including a film of a desired perovskite which overlies and is fully commensurate with the material surface of a semiconductor-based substrate and an associated process for constructing the structure are provided. CONSTITUTION: A process for constructing the structure involves the build up of an interfacial template film of perovskite between the material surface and the desired perovskite film. The orientation of the perovskite of the template is rotated 45°with the respect to the orientation of the underlying material surface and thereby effects a transition in the lattice structure from the fcc (of the semiconductor-based material) to the simple cubic lattice structure of perovskite while the fully commensurate periodicity between the perovskite template film and the underlying material surface is maintained. The film-growth techniques of the invention can be used to fabricate solid state electrical components wherein a perovskite film (84) is built up upon a semiconductor based material (72) and the perovskite film is adapted to exhibit ferroelectric, piezoelectric, pyroelectric, electro-optic or large dielectric properties during use of the component. This process can be used to form FFETs with semiconducting substrate (72), a transistor (70), a source(78) and drain, gate electrode (82) and a gate dielectric (83). The perovskite (84) is part of the gate electrode.
摘要翻译：目的：提供一种结构，其包括覆盖并与半导体基底的材料表面完全相当的所需钙钛矿的膜和用于构造该结构的相关工艺。构成：构造结构的方法涉及在材料表面和所需的钙钛矿膜之间建立钙钛矿界面模板薄膜。模板的钙钛矿的取向相对于下面的材料表面的取向旋转45°，从而实现晶格结构从（基于半导体的材料）的fcc到简单立方晶格结构的转变钙钛矿，同时维持钙钛矿模板薄膜和下层材料表面之间完全相当的周期性。本发明的薄膜生长技术可用于制造其中钙钛矿薄膜（84）构建在半导体基材料（72）上的固态电组件，并且钙钛矿薄膜适于显示出铁电，压电，热电，电 - 组件使用期间的光学或大介电特性。该工艺可用于形成具有半导体衬底（72），晶体管（70），源极（78）和漏极，栅电极（82）和栅极电介质（83）的FFET。钙钛矿（84）是栅电极的一部分。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式