专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100604527B1 바이폴라 트랜지스터 제조방법 失效
标题翻译：制造双极晶体管的方法
公开(公告)号：KR100604527B1
公开(公告)日：2006-07-24
申请号：KR1020030101064
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L29/73
CPC分类号： H01L29/66272 , H01L21/8222
摘要： 본 발명은 반도체 소자의 바이폴라 트랜지스터 제조방법에 관한 것으로, 특히 소자분리막 형성시 측벽과 바닥에 이미터와 컬렉터 확산층을 형성하여 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명의 상기 목적은 바이폴라 트렌지스터 제조방법에 있어서, 반도체 기판에 소자분리막 형성을 위한 트렌치를 형성하는 단계; 상기 기판에 포토레지스트 패턴을 형성하고 바이폴라 트랜지스터가 형성될 영역인 트렌치의 측벽 및 하부에 이온주입 공정을 진행하여 이미터 및 콜렉터를 형성하는 단계; 상기 포토레지스트를 제거하는 단계 및 상기 트렌치에 절연막을 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 바이폴라 트렌지스터 제조방법에 의해 달성된다.
따라서, 본 발명의 바이폴라 트랜지스터 제조방법은 소자분리막 형성시 소자분리막을 위한 식각이 완료된 후 측벽과 바닥에 이미터와 컬렉터 확산층을 형성함으로써 소자의 면적을 최소화하였고, 고온 확산 공정없이 소자분리막을 이용한 깊은 불순물 확산층을 제공할 수 있고, 높은 증폭률과 함께 높은 전류 구동 능력을 제공할 수 있는 효과가 있다.
바이폴라 트랜지스터, 이미터, 콜렉터, 소자분리막

2. 发明授权

KR100607794B1 횡형 디모스 소자 失效
标题翻译：横向双扩散金属氧化物半导体器件
公开(公告)号：KR100607794B1
公开(公告)日：2006-08-02
申请号：KR1020030101102
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L29/78
摘要： 본 발명은 횡형 디모스 소자에 관한 것으로, 특히 소오스와 드레인 사이의 저항을 줄일 수 있는 횡형 디모스 소자에 관한 것이다.
본 발명의 상기 목적은 제1전도형의 반도체 기판; 상기 반도체 기판에 형성되어 있는 제2전도형의 웰 영역; 상기 웰 영역에 형성되어 있는 제2전도형의 매몰층; 상기 매몰층이 형성되지 않은 상기 웰 영역의 상부의 상기 기판 표면에 형성되어 있는 제1전도형의 바디영역; 상기 바디영역 표면에 형성되어 있으며 그 깊이가 상기 바디영역보다 깊지 않은 제2전도형의 소스 영역; 상기 매몰층위에 형성되어 있으며 그 깊이가 상기 매몰층보다 깊지 않은 제2전도형의 드레인 영역; 상기 바디영역과 상기 드레인 영역을 분리하는 소자분리막 및 상기 드레인 영역과 상기 매몰층의 사이에 형성되어 상기 드레인과 매몰층을 연결하는 제2전도형의 플러그층을 포함하는 것을 특징으로 하는 횡형 디모스 소자에 의해 달성된다.
따라서, 본 발명의 횡형 디모스 소자는 드레인 부위에 매몰층과 플러그층을 삽입함으로써, 소오스와 채널을 통과한 전류가 드레인의 넓은 확산층에 도달하므로 소오스/드레인 사이의 저항을 줄일 수 있고, 전자가 기판으로 누설되는 것도 방지할 수 있는 효과가 있다.
LDMOS, double-diffused well, 드레인

3. 发明授权

KR100591458B1 캐패시터 제조방법 失效
标题翻译：制造电容器的方法
公开(公告)号：KR100591458B1
公开(公告)日：2006-06-20
申请号：KR1020030101103
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L21/8242
摘要： 본 발명은 캐패시터 제조방법에 관한 것으로, 보다 자세하게는 반도체 기판의 소정영역을 제거 후 이곳에 캐패시터를 제조하여 층간절연막이 두꺼워지는 문제점을 해결하기 위한 캐패시터 제조방법에 관한 것이다.
본 발명의 상기 목적은 캐패시터 제조방법에 있어서, 반도체 기판의 소정 영역에 고농도 불순물 이온을 주입하는 단계; 상기 기판을 열처리하여 산화막을 형성하는 단계; 상기 산화막을 제거하는 단계; 상기 기판상에 게이트 절연막, 제 1 폴리 실리콘을 형성하고 상기 제 1 폴리 실리콘을 패터닝하는 단계 및 상기 기판상에 제 1 절연막, 제 2 폴리 실리콘을 형성하고 패터닝하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법에 의해 달성된다.
따라서, 본 발명의 캐패시터 제조방법은 실리콘 기판에 부분적으로 고농도 확산층을 형성한 다음 산화공정을 진행하여 산화막을 형성하고, 상기 산화막을 제거시 고농도 확산층 영역은 다른 영역 보다 산화중에 실리콘 소모가 많아 트렌치가 형성된다. 상기 트렌치에 캐패시터를 형성함으로써 PIP로 인한 두께 증가를 방지할 수 있다. 또한 제 1 폴리 실리콘과 제 2 폴리 실리콘이 캐패시터를 형성하고, 제 1 폴리 실리콘과 하부 기판이 캐패시터를 형성함으로써 기존의 캐패시터 보다 두배 이상의 용량을 확보할 수 있고, 하부 기판이 고농도 확산층이므로 Vcc특성도 크게 향상시킬 수 있는 효과가 있다.
캐패시터, PIP, 고농도 확산층

4. 发明公开

KR1020050069150A 횡형 디모스 소자 失效
标题翻译：侧向双金属氧化物半导体器件
公开(公告)号：KR1020050069150A
公开(公告)日：2005-07-05
申请号：KR1020030101102
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L29/78
摘要： 본 발명은 횡형 디모스 소자에 관한 것으로, 특히 소오스와 드레인 사이의 저항을 줄일 수 있는 횡형 디모스 소자에 관한 것이다.
본 발명의 상기 목적은 제1전도형의 반도체 기판; 상기 반도체 기판에 형성되어 있는 제2전도형의 웰 영역; 상기 웰 영역에 형성되어 있는 제2전도형의 매몰층; 상기 매몰층이 형성되지 않은 상기 웰 영역의 상부의 상기 기판 표면에 형성되어 있는 제1전도형의 바디영역; 상기 바디영역 표면에 형성되어 있으며 그 깊이가 상기 바디영역보다 깊지 않은 제2전도형의 소스 영역; 상기 매몰층위에 형성되어 있으며 그 깊이가 상기 매몰층보다 깊지 않은 제2전도형의 드레인 영역; 상기 바디영역과 상기 드레인 영역을 분리하는 소자분리막 및 상기 드레인 영역과 상기 매몰층의 사이에 형성되어 상기 드레인과 매몰층을 연결하는 제2전도형의 플러그층을 포함하는 것을 특징으로 하는 횡형 디모스 소자에 의해 달성된다.
따라서, 본 발명의 횡형 디모스 소자는 드레인 부위에 매몰층과 플러그층을 삽입함으로써, 소오스와 채널을 통과한 전류가 드레인의 넓은 확산층에 도달하므로 소오스/드레인 사이의 저항을 줄일 수 있고, 전자가 기판으로 누설되는 것도 방지할 수 있는 효과가 있다.

5. 发明公开

KR1020050070799A 캐패시터 제조방법 失效
公开(公告)号：KR1020050070799A
公开(公告)日：2005-07-07
申请号：KR1020030101063
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L27/108
CPC分类号： H01L28/40 , H01L27/0629 , H01L27/0805 , H01L29/66181
摘要： 본 발명은 캐패시터 제조방법에 관한 것으로, 보다 자세하게는 STI(Shallow Trench Isolation, 이하 STI) 영역의 절연막을 제거한 후, 이곳에 캐패시터를 제조하여 층간절연막이 두꺼워지는 문제점을 해결하기 위한 캐패시터 제조방법에 관한 것이다.
본 발명의 상기 목적은 캐패시터 제조방법에 있어서, 기판상의 소정 영역에 STI를 형성하는 단계; PIP가 형성될 영역의 STI를 제거하는 단계; 상기 기판상에 게이트 절연막, 제 1 폴리 실리콘을 형성하고 상기 제 1 폴리 실리콘을 패터닝하는 단계 및 상기 기판상에 제 1 절연막, 제 2 폴리 실리콘을 형성하고 패터닝하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법에 의해 달성된다.
따라서, 본 발명의 캐패시터 제조방법은 게이트 및 PIP 캐패시터를 형성하기 이전에 STI의 절연막을 제거한 후 상기 지역에 캐패시터를 형성함으로써 PIP로 인한 두께 증가를 방지하고 고용량의 캐패시터를 제공할 수 있다. 또한 제 1 폴리 실리콘과 제 2 폴리 실리콘이 캐패시터를 형성하고, 제 1 폴리 실리콘과 하부 기판이 캐패시터를 형성함으로써 기존의 캐패시터 보다 두배 이상의 용량을 확보할 수 있는 효과가 있다.

6. 发明公开

KR1020050069127A 바이폴라 트랜지스터 제조방법 失效
标题翻译：制造双极晶体管的方法
公开(公告)号：KR1020050069127A
公开(公告)日：2005-07-05
申请号：KR1020030101064
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L29/73
CPC分类号： H01L29/66272 , H01L21/8222
摘要： 본 발명은 반도체 소자의 바이폴라 트랜지스터 제조방법에 관한 것으로, 특히 소자분리막 형성시 측벽과 바닥에 이미터와 컬렉터 확산층을 형성하여 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명의 상기 목적은 바이폴라 트렌지스터 제조방법에 있어서, 반도체 기판에 소자분리막 형성을 위한 트렌치를 형성하는 단계; 상기 기판에 포토레지스트 패턴을 형성하고 바이폴라 트랜지스터가 형성될 영역인 트렌치의 측벽 및 하부에 이온주입 공정을 진행하여 이미터 및 콜렉터를 형성하는 단계; 상기 포토레지스트를 제거하는 단계 및 상기 트렌치에 절연막을 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 바이폴라 트렌지스터 제조방법에 의해 달성된다.
따라서, 본 발명의 바이폴라 트랜지스터 제조방법은 소자분리막 형성시 소자분리막을 위한 식각이 완료된 후 측벽과 바닥에 이미터와 컬렉터 확산층을 형성함으로써 소자의 면적을 최소화하였고, 고온 확산 공정없이 소자분리막을 이용한 깊은 불순물 확산층을 제공할 수 있고, 높은 증폭률과 함께 높은 전류 구동 능력을 제공할 수 있는 효과가 있다.

7. 发明公开

KR1020050069126A 횡형 디모스의 제조방법 失效
标题翻译：水平角钱的制造方法
公开(公告)号：KR1020050069126A
公开(公告)日：2005-07-05
申请号：KR1020030101062
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L29/78
摘要： 본 발명은 횡형 디모스의 제조방법에 관한 것으로, 특히 고온 확산공정이 필요없는 횡형 디모스의 제조방법에 관한 것이다.
본 발명의 상기 목적은 횡형 디모스의 제조방법에 있어서, 반도체 기판에 LOCOS 공정을 이용하여 버즈 비크가 발생된 소자 분리막을 형성하는 단계; 상기 기판에 이온주입 공정을 진행하여 더블 디퓨즈드 웰을 형성하는 단계 및 상기 소자 분리막을 소정 부분 제거하는 단계를 포함하는 것을 특징으로 하는 횡형 디모스의 제조방법에 의해 달성된다.
따라서, 본 발명의 횡형 디모스의 제조방법은 LOCOS 공정시 발생하는 버즈 비크을 이용하여 이온 주입 에너지 차이를 이용한 자기 정렬된 더블 디퓨즈드 웰을 형성함으로써 고온 열처리 공정이 필요없이 진행할 수 있으므로 미세 선폭의 반도체 소자를 구현할 수 있는 효과가 있다.

8. 发明授权

KR100597093B1 캐패시터 제조방법 失效
标题翻译：电容器制造方法
公开(公告)号：KR100597093B1
公开(公告)日：2006-07-04
申请号：KR1020030101063
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L27/108
CPC分类号： H01L28/40 , H01L27/0629 , H01L27/0805 , H01L29/66181
摘要： 본 발명은 캐패시터 제조방법에 관한 것으로, 보다 자세하게는 STI(Shallow Trench Isolation, 이하 STI) 영역의 절연막을 제거한 후, 이곳에 캐패시터를 제조하여 층간절연막이 두꺼워지는 문제점을 해결하기 위한 캐패시터 제조방법에 관한 것이다.
본 발명의 상기 목적은 캐패시터 제조방법에 있어서, 기판상의 소정 영역에 STI를 형성하는 단계; PIP가 형성될 영역의 STI를 제거하는 단계; 상기 기판상에 게이트 절연막, 제 1 폴리 실리콘을 형성하고 상기 제 1 폴리 실리콘을 패터닝하는 단계 및 상기 기판상에 제 1 절연막, 제 2 폴리 실리콘을 형성하고 패터닝하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법에 의해 달성된다.
따라서, 본 발명의 캐패시터 제조방법은 게이트 및 PIP 캐패시터를 형성하기 이전에 STI의 절연막을 제거한 후 상기 지역에 캐패시터를 형성함으로써 PIP로 인한 두께 증가를 방지하고 고용량의 캐패시터를 제공할 수 있다. 또한 제 1 폴리 실리콘과 제 2 폴리 실리콘이 캐패시터를 형성하고, 제 1 폴리 실리콘과 하부 기판이 캐패시터를 형성함으로써 기존의 캐패시터 보다 두배 이상의 용량을 확보할 수 있는 효과가 있다.
캐패시터, PIP
摘要翻译：本发明涉及一种电容器的制造方法，并且更具体地STI去除的区域的绝缘膜之后（浅沟槽隔离，下文STI），以产生代替的层间电容在电容器的制造方法绝缘膜用于解决该问题被加厚会的。

9. 发明授权

KR100592224B1 횡형 디모스의 제조방법 失效
标题翻译：水平角钱的制造方法
公开(公告)号：KR100592224B1
公开(公告)日：2006-06-23
申请号：KR1020030101062
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L29/78
摘要： 본 발명은 횡형 디모스의 제조방법에 관한 것으로, 특히 고온 확산공정이 필요없는 횡형 디모스의 제조방법에 관한 것이다.
본 발명의 상기 목적은 횡형 디모스의 제조방법에 있어서, 반도체 기판에 LOCOS 공정을 이용하여 버즈 비크가 발생된 소자 분리막을 형성하는 단계; 상기 기판에 이온주입 공정을 진행하여 더블 디퓨즈드 웰을 형성하는 단계 및 상기 소자 분리막을 소정 부분 제거하는 단계를 포함하는 것을 특징으로 하는 횡형 디모스의 제조방법에 의해 달성된다.
따라서, 본 발명의 횡형 디모스의 제조방법은 LOCOS 공정시 발생하는 버즈 비크을 이용하여 이온 주입 에너지 차이를 이용한 자기 정렬된 더블 디퓨즈드 웰을 형성함으로써 고온 열처리 공정이 필요없이 진행할 수 있으므로 미세 선폭의 반도체 소자를 구현할 수 있는 효과가 있다.
LDMOS, LOCOS, bird's beak, double-diffused well
摘要翻译：本发明涉及一种用于该制剂的方法，该横向MOS二尤其不需要高温扩散的方法涉及一种方法用于制造横向MOS二。

10. 发明公开

KR1020050069151A 캐패시터 제조방법 失效
公开(公告)号：KR1020050069151A
公开(公告)日：2005-07-05
申请号：KR1020030101103
申请日：2003-12-31
申请人： 동부일렉트로닉스 주식회사
发明人： 송유선
IPC分类号： H01L21/8242
摘要： 본 발명은 캐패시터 제조방법에 관한 것으로, 보다 자세하게는 반도체 기판의 소정영역을 제거 후 이곳에 캐패시터를 제조하여 층간절연막이 두꺼워지는 문제점을 해결하기 위한 캐패시터 제조방법에 관한 것이다.
본 발명의 상기 목적은 캐패시터 제조방법에 있어서, 반도체 기판의 소정 영역에 고농도 불순물 이온을 주입하는 단계; 상기 기판을 열처리하여 산화막을 형성하는 단계; 상기 산화막을 제거하는 단계; 상기 기판상에 게이트 절연막, 제 1 폴리 실리콘을 형성하고 상기 제 1 폴리 실리콘을 패터닝하는 단계 및 상기 기판상에 제 1 절연막, 제 2 폴리 실리콘을 형성하고 패터닝하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법에 의해 달성된다.
따라서, 본 발명의 캐패시터 제조방법은 실리콘 기판에 부분적으로 고농도 확산층을 형성한 다음 산화공정을 진행하여 산화막을 형성하고, 상기 산화막을 제거시 고농도 확산층 영역은 다른 영역 보다 산화중에 실리콘 소모가 많아 트렌치가 형성된다. 상기 트렌치에 캐패시터를 형성함으로써 PIP로 인한 두께 증가를 방지할 수 있다. 또한 제 1 폴리 실리콘과 제 2 폴리 실리콘이 캐패시터를 형성하고, 제 1 폴리 실리콘과 하부 기판이 캐패시터를 형성함으로써 기존의 캐패시터 보다 두배 이상의 용량을 확보할 수 있고, 하부 기판이 고농도 확산층이므로 Vcc특성도 크게 향상시킬 수 있는 효과가 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式