专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100336955B1 반도체 기억 장치 失效
公开(公告)号：KR100336955B1
公开(公告)日：2002-05-15
申请号：KR1020000031539
申请日：2000-06-09
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 고시까와야스지
IPC分类号： G11C29/00
摘要： 본 발명의 반도체 기억 장치는 불량 셀의 구제 확률을 향상시킬 수 있다. 본 발명의 반도체 기억 장치는, 메모리 셀의 제조 공정 중에 불량 셀이 발견된 경우에 상기 불량 셀을 구제하기 위한 리던던시 셀; 입력 어드레스가 상기 불량 셀의 컬럼 어드레스인지의 여부를 판정하는 리던던시 판정 회로; 및 상기 리던던시 판정 회로가 상기 입력 어드레스가 상기 불량 셀의 상기 컬럼 어드레스인 것으로 판정한 경우에 리던던시 셀을 액티브로 하기 위한 리던던시 컬럼 선택선을 포함한다. 반도체 기억 장치는 하나의 리던던시 컬럼 선택선에 접속된 상기 리던던시 셀을 복수의 분할된 리던던시 셀로 분할하고, 상기 분할된 리던던시 셀 각각에 상기 불량 셀의 상기 컬럼 어드레스를 구제 어드레스로서 할당하기 위한 분할 수단을 더 포함한다.

2. 发明授权

KR1019960008448B1 내부 및 외부전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 失效
标题翻译：一种半导体集成电路器件，具有从内部和外部电源选择性地启动的衬底偏置系统
公开(公告)号：KR1019960008448B1
公开(公告)日：1996-06-26
申请号：KR1019920025604
申请日：1992-12-26
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 스기바야시다다히꼬 , 고시까와야스지 , 하라다다히로
IPC分类号： G11C11/403
CPC分类号： G05F1/465 , G11C11/4074
摘要： 내용 없음.

3. 发明授权

KR100105650B1 내부 및 외부전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 失效
公开(公告)号：KR100105650B1
公开(公告)日：1996-10-07
申请号：KR1019920025604
申请日：1992-12-26
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 스기바야시다다히꼬 , 고시까와야스지 , 하라다다히로
IPC分类号： G11C11/403

4. 发明公开

KR1020010070347A 테스트시 결함 셀들을 대체하기 위한 리던던시 회로를가지는 반도체 기억 장치 无效
标题翻译：具有用于替换有缺陷的细胞的冗余电路的半导体存储器
公开(公告)号：KR1020010070347A
公开(公告)日：2001-07-25
申请号：KR1020000081094
申请日：2000-12-23
申请人： 르네사스 일렉트로닉스 가부시키가이샤 , 닛본 덴끼 가부시끼가이샤
发明人： 고시까와야스지
IPC分类号： G11C29/00
CPC分类号： G11C29/72 , G11C29/40
摘要： PURPOSE: Disclosed is a semiconductor memory in which data for relieving a defective cell can be obtained without performing facility investment for a memory tester. CONSTITUTION: In a semiconductor memory provided with a redundant circuit replacing the defective cell existing on a memory cell array by a redundant cell and relieving the defect, data(DQ0-DQ15) of plural bits externally given are written into a memory cell in a memory cell array(30) by a write circuit(40), and read out from the memory cell array(30) by a read circuit(50). At this time, data are compressed by a data compression circuit(54) making bits of the prescribed number simultaneously being made an object of replacement by the redundant circuit as a unit and are outputted to the memory tester(200).
摘要翻译：目的：公开了一种半导体存储器，其中可以在不对存储器测试器进行设备投资的情况下获得用于缓解缺陷单元的数据。构成：在具有冗余电路的半导体存储器中，冗余电路通过冗余单元替代存储在存储单元阵列上的有缺陷单元，并且减轻缺陷，将从外部给出的多个位的数据（DQ0-DQ15）写入存储器中的存储单元通过写入电路（40）从单元阵列（30）读出，并通过读取电路（50）从存储单元阵列（30）读出。此时，通过数据压缩电路（54）压缩数据，使得将规定数量的位同时作为冗余电路的替换对象作为一个单位，并输出到存储器测试器（200）。

5. 发明授权

KR100293067B1 롤 콜 테스터 失效
标题翻译：滚动电话测试仪
公开(公告)号：KR100293067B1
公开(公告)日：2001-06-15
申请号：KR1019990020583
申请日：1999-06-04
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 미네고우지 , 고시까와야스지 , 노부또끼도모꼬
IPC分类号： G11C29/00
CPC分类号： G11C29/835
摘要： 롤콜 테스터에있어서, 리던던시회로가제공되어, 선정된노멀셀 어드레싱이발생하면리던던시셀을비활성화하면서노멀셀을활성화하고, 선정된리던던시셀 어드레싱이발생하면노멀셀을비활성화하는한편, 테스트신호활성화회로의롤 콜테스트신호가비활성이면리던던시셀을활성화한다. 이러한구성은리던던시검출회로와그 검출에관련된신호를사용할필요없이롤 콜테스터를구현할수 있고칩 영역을줄일수 있다.

6. 发明公开

KR1019990023621A 반도체메모리장치 有权
公开(公告)号：KR1019990023621A
公开(公告)日：1999-03-25
申请号：KR1019980033118
申请日：1998-08-14
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 고시까와야스지
IPC分类号： G11C11/407
摘要： 내부 동기 신호 발생 회로는 내부 동기 신호 ICLK1, ICLK2를 출력한다. 버스트 카운터는 내부 칼럼 어드레스 신호 IADD와 최하위 내부 칼럼 어드레스 신호 IY0를 출력한다. D형 플립플롭은 입력 버퍼의 출력을 입력으로 하고 ICLK1에 동기해서 기록 버스 WBUS1을 구동한다. 하나의 인버터 소자는 IY0를 입력으로 한다. 하나의 인버터 소자는 D 플립플롭(6)의 출력을 입력으로 하고 D 플립플롭(7)은 기록 버스 WBUS2를 구동한다. 트랜지스터 TG1은 WBUS1과 D 플립플롭(7) 사이에 연결된다. 게이트는 인버터 소자 I1의 출력에 연결된다. 트랜지스터 TG2는 인버터 소자 I2의 출력과 D 플립플롭(7) 사이에 연결되며, 게이트는 IY0에 연결된다. 칼럼 디코더(8)는 IADD를 입력으로 하고 칼럼 스위치 YSW를 출력한다. 센스 증폭기(9)는 YSW 및 WBUS2를 입력으로 한다. 메모리 셀 어레이(10)은 센스 증폭기와 비트선을 거쳐서 연결된다. 이 장치를 통해서, 최대 소비 전류량 혹은 버스트내의 평균 소비 전류가 감소될 수 있다.

7. 发明授权

KR100332930B1 반도체메모리장치 有权
公开(公告)号：KR100332930B1
公开(公告)日：2002-09-26
申请号：KR1019980033118
申请日：1998-08-14
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 고시까와야스지
IPC分类号： G11C11/407
摘要： 내부 동기 신호 발생 회로는 내부 동기 신호 ICLK1, ICLK2를 출력한다. 버스트 카운터는 내부 칼럼 어드레스 신호 IADD와 최하위 내부 칼럼 어드레스 신호 IY0를 출력한다. D형 플립플롭은 입력 버퍼의 출력을 입력으로 하고 ICLK1에 동기해서 기록 버스 WBUS1을 구동한다. 하나의 인버터 소자는 IY0를 입력으로 한다. 하나의 인버터 소자는 D 플립플롭(6)의 출력을 입력으로 하고 D 플립플롭(7)은 기록 버스 WBUS2를 구동한다. 트랜지스터 TG1은 WBUS1과 D 플립플롭(7) 사이에 연결된다. 게이트는 인버터 소자 I1의 출력에 연결된다. 트랜지스터 TG2는 인버터 소자 I2의 출력과 D 플립플롭(7) 사이에 연결되며, 게이트는 IY0에 연결된다. 칼럼 디코더(8)는 IADD를 입력으로 하고 칼럼 스위치 YSW를 출력한다. 센스 증폭기(9)는 YSW 및 WBUS2를 입력으로 한다. 메모리 셀 어레이(10)은 센스 증폭기와 비트선을 거쳐서 연결된다. 이 장치를 통해서, 최대 소비 전류량 혹은 버스트내의 평균 소비 전류가 감소될 수 있다.

8. 发明授权

KR100283020B1 소형 회로의 리던던트 디코더를 구비한 반도체 메모리 장치 失效
公开(公告)号：KR100283020B1
公开(公告)日：2001-03-02
申请号：KR1019980046353
申请日：1998-10-30
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 고시까와야스지
IPC分类号： G11C29/00 , G01R31/28
摘要： 정규 메모리 셀 어레이, 정규 디코더, 리던던트 메모리 셀 어레이 및 리던던트 디코더를 포함하는 반도체 메모리 장치에 있어서, 상기 리던던트 디코더는 테스트 모드 신호가 공급되는 복수의 리던던트 디코딩 회로를 포함한다. 어드레스 신호의 비트와 상보 어드레스 신호의 대응 비트로 된 적어도 하나의 비트쌍이 역순으로 공급되도록 상기 리던던트 디코딩 회로에 상기 어드레스 신호 및 상기 상보 어드레스 신호가 다른 순서로 공급된다. 상기 리던던트 리코딩 회로 중의 어느 하나가 활성을 나타내는 리던던트 디코드된 신호를 만들 때, 활성을 나타내는 디코드 억제 신호를 생성하기 위하여 상기 리던던트 디코더는 디코드 억제 신호 생성 수단 배열을 더 포함한다. 비활성을 나타내는 상기 디코드 억제 신호에 응답하여, 상기 정규 디코더는 상기 정규 메모리 셀 어레이의 정규 메모리 셀 중의 하나를 구동하기 위하여 상기 어드레스 신호 및 상기 상보 어드레스 신호를 정규 디코드된 신호로 디코드한다. 각각의 리던던트 디코딩 회로는 테스트 퓨즈 소자를 포함하는 테스트 퓨즈 회로를 포함한다. 상기 테스트 퓨즈 회로는 상기 테스트 퓨즈 소자가 절단되지 않을 때 활성을 나타내는 테스트 퓨즈 출력 신호를 생성한다.

9. 发明公开

KR1020010007303A 반도체 기억 장치 失效
标题翻译：半导体存储器件
公开(公告)号：KR1020010007303A
公开(公告)日：2001-01-26
申请号：KR1020000031539
申请日：2000-06-09
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 고시까와야스지
IPC分类号： G11C29/00
CPC分类号： G11C29/846
摘要： PURPOSE: To provide a semiconductor memory device which can improve the probability of the relief of a defective cell. CONSTITUTION: For redundancy judgment circuits 11 to 14 of this semiconductor memory device, twice the number of two redundancy column selection lines are prepared. An OR circuit 21 and an OR circuit 22 OR-compute the outputs of the redundancy judgment circuits 11 to 14, and their computed results are outputted to a redundancy column decoder 2 and a redundancy column decoder 3. The redundancy column decoders 2, 3 make corresponding redundancy column selection lines effective according to the computed results of the OR circuits 21, 22. An OR circuit 23 and an OR circuit 24 OR-compute outputs of the redundancy judgment circuits 11 to 14, and their computed results are output to a changeover circuit 7. The changeover circuit 7 divides four IO lines of a memory cell array 5 into two sets so as to perform a changeover operation, and it changes over the IO lines to a corresponding set according to the computed results of the OR circuits 23, 24.
摘要翻译：目的：提供一种半导体存储器件，可以提高有缺陷电池的浮雕概率。构成：对于该半导体存储器件的冗余判断电路11至14，准备两个冗余列选择线的数量。 OR电路21和OR电路22对冗余判断电路11〜14的输出进行OR运算，将它们的计算结果输出到冗余列解码器2和冗余列解码器3.冗余列解码器2,3使相应的冗余列选择线根据OR电路21,22的计算结果有效。或电路23和OR电路24 OR计算冗余判断电路11至14的输出，并将它们的计算结果输出到转换电路7.切换电路7将存储单元阵列5的四个IO线分成两组，以便执行转换操作，并且根据OR电路23的计算结果将IO线切换到相应的组， 24。

10. 发明公开

KR1020000005905A 롤 콜 테스터 失效
标题翻译：滚动电话测试仪
公开(公告)号：KR1020000005905A
公开(公告)日：2000-01-25
申请号：KR1019990020583
申请日：1999-06-04
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 미네고우지 , 고시까와야스지 , 노부또끼도모꼬
IPC分类号： G11C29/00
CPC分类号： G11C29/835
摘要： PURPOSE: A roll call tester is provided to reduce an area of a semiconductor chip by adding in a redundancy circuit a logic circuit which makes a roll call test signal inactivate a redundancy select signal even when a redundancy circuit is activated. CONSTITUTION: The roll call tester comprises: a data amplifier(4) which amplifies data of a normal cell or a redundancy cell(2) when the normal cell(1) or the redundancy cell(2) is selected and outputs the amplified data to a data output circuit(6); a data amplifier activating circuit(5) which outputs a data amplifier activation signal to the data amplifier(4) regardless of an existence of an operation of a roll call test; a test signal activating circuit(7) which outputs an activation roll cal test signal at the roll call test; and a redundancy circuit(3) which activates the normal cell(1) and inactivates the redundancy cell(2) when an assigned normal cell is addressed at an inactive state of the roll call test signal. The redundancy circuit(3) activates the redundancy cell(2) and inactivates the normal cell(1) when an assigned redundancy cell is accessed at an inactive state of the roll call test signal. In a case of an active state of the roll call test signal, the redundancy circuit(3) inactivates the normal cell(1) and activates the redundancy cell(2) when an assigned normal cell is addressed, and inactivates the redundancy cell(2) and the normal cell(1) when an assigned redundancy cell is accessed.
摘要翻译：目的：提供一种滚动呼叫测试器，通过在冗余电路中添加一个逻辑电路来减少半导体芯片的面积，该逻辑电路即使在冗余电路被激活时也使得转接呼叫测试信号使冗余选择信号失活。构成：卷呼叫测试器包括：当选择正常小区（1）或冗余小区（2）时放大正常小区或冗余小区（2）的数据的数据放大器（4），并将放大的数据输出到数据输出电路（6）; 数据放大器激活电路（5），无论是否存在滚动呼叫测试的操作，都将数据放大器激活信号输出到数据放大器（4）; 测试信号激活电路（7），其在滚动呼叫测试时输出激活滚动测试信号; 以及当在所述滚动呼叫测试信号的非活动状态下寻址所分配的正常小区时，激活所述正常小区（1）并使所述冗余小区（2）失活的冗余电路（3）。冗余电路（3）激活冗余单元（2），并且在转移呼叫测试信号的无效状态下访问分配的冗余单元时，使正常小区（1）失活。在滚动呼叫测试信号的活动状态的情况下，当寻址分配的正常小区时，冗余电路（3）使正常小区（1）失活并激活冗余小区（2），并且使冗余小区（2 ）和正常小区（1），当分配的冗余小区被访问时。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式