专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101061694B1 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR101061694B1
公开(公告)日：2011-09-01
申请号：KR1020090041676
申请日：2009-05-13
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 데라오모또야스 , 한자와사또루 , 구메히또시 , 오구시미노루 , 사사고요시따까 , 기노시따마사하루 , 노리까쯔다까우라
IPC分类号： G11C13/02 , G11C7/22
CPC分类号： G11C13/0064 , G11C13/0004 , G11C13/004 , G11C13/0069 , G11C29/028 , G11C29/50 , G11C29/50008 , G11C2013/0054 , G11C2213/72
摘要： 고속, 저소비 전력, 고신뢰의 상 변화 메모리 시스템을 실현한다. 복수의 제1 메모리 셀을 갖는 제1 영역과, 복수의 제2 메모리 셀을 갖는 제2 영역을 갖는 제1 메모리 어레이를 갖는 메모리 디바이스 PCM과, 메모리 디바이스 PCM에 접속되며, 상기 메모리 디바이스에 커맨드를 발행하는 컨트롤러 CONT와, 복수의 시험 쓰기 조건이 유지되는 조건 테이블 CDTABLE를 구비하고, 컨트롤러 CONT는, 조건 테이블 CDTABLE에 유지된 복수의 시험 쓰기 조건에 기초하여 복수의 제2 메모리 셀에 복수회 시험 쓰기를 행하고, 그 결과에 기초하여, 복수의 제1 메모리 셀에의 기입 조건을 결정하고, 메모리 디바이스 PCM은, 컨트롤러 CONT로부터 지시된 기입 조건에 의해 복수의 제1 메모리 셀에의 기입을 행한다.
시험 쓰기, 메모리 디바이스, 컨트롤러, 조건 관리 테이블, 메모리 셀
摘要翻译：实现高速，低功耗，高可靠性的相变存储器系统。具有具有第一区域和多个具有多个第一存储器单元的PCM第二存储单元的第一区域的第一存储器阵列的存储器装置中，并且连接到所述存储器装置PCM，一个命令到所述存储器装置提供，并在控制装置CONT，次写入次数的测试中的多个条件表CDTABLE控制装置CONT所保持的多个测试写入条件的基础上，第二存储单元，并且一个条件表CDTABLE所述多个试验写入条件保持用于发出来执行，以及基于所述分析的结果，并且确定所述多个第一存储单元中的填充状态，所述存储装置PCM进行写入由由控制装置CONT所指示的写入条件的多个第一存储单元的。

2. 发明授权

KR101025053B1 반도체 장치 有权
公开(公告)号：KR101025053B1
公开(公告)日：2011-03-25
申请号：KR1020110009100
申请日：2011-01-28
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 데라오모또야스 , 한자와사또루 , 구메히또시 , 오구시미노루 , 사사고요시따까 , 기노시따마사하루 , 노리까쯔다까우라
IPC分类号： G11C13/02 , G11C7/22
CPC分类号： G11C13/0064 , G11C13/0004 , G11C13/004 , G11C13/0069 , G11C29/028 , G11C29/50 , G11C29/50008 , G11C2013/0054 , G11C2213/72
摘要： 고속, 저소비 전력, 고신뢰의 상 변화 메모리 시스템을 실현한다. 복수의 제1 메모리 셀을 갖는 제1 영역과, 복수의 제2 메모리 셀을 갖는 제2 영역을 갖는 제1 메모리 어레이를 갖는 메모리 디바이스 PCM과, 메모리 디바이스 PCM에 접속되며, 상기 메모리 디바이스에 커맨드를 발행하는 컨트롤러 CONT와, 복수의 시험 쓰기 조건이 유지되는 조건 테이블 CDTABLE를 구비하고, 컨트롤러 CONT는, 조건 테이블 CDTABLE에 유지된 복수의 시험 쓰기 조건에 기초하여 복수의 제2 메모리 셀에 복수회 시험 쓰기를 행하고, 그 결과에 기초하여, 복수의 제1 메모리 셀에의 기입 조건을 결정하고, 메모리 디바이스 PCM은, 컨트롤러 CONT로부터 지시된 기입 조건에 의해 복수의 제1 메모리 셀에의 기입을 행한다.

3. 发明公开

KR1020110016980A 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR1020110016980A
公开(公告)日：2011-02-18
申请号：KR1020110009100
申请日：2011-01-28
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 데라오모또야스 , 한자와사또루 , 구메히또시 , 오구시미노루 , 사사고요시따까 , 기노시따마사하루 , 노리까쯔다까우라
IPC分类号： G11C13/02 , G11C7/22
CPC分类号： G11C13/0064 , G11C13/0004 , G11C13/004 , G11C13/0069 , G11C29/028 , G11C29/50 , G11C29/50008 , G11C2013/0054 , G11C2213/72 , G11C29/022
摘要： PURPOSE: A semiconductor device is provided to improve the effective transmission rate of data by drastically reducing a verify cycle. CONSTITUTION: A semiconductor device comprises a memory device, a controller(MEM-CONT), a CPU, and a verify cycle register. The memory device comprises a plurality of memory cells. Each memory cell includes a phase change device. The controller generates a command to the memory device. The controller has an address alternative circuit. The address alternative circuit memorizes a bad address. The verify cycle register memorizes the verify cycle.
摘要翻译：目的：提供一种半导体器件，通过大大减少验证周期来提高数据的有效传输速率。构成：半导体器件包括存储器件，控制器（MEM-CONT），CPU和校验周期寄存器。存储器件包括多个存储器单元。每个存储单元包括相变装置。控制器向存储设备生成一个命令。控制器具有地址替代电路。地址备用电路存储不良地址。验证周期寄存器存储验证周期。

4. 发明公开

KR1020100026960A 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR1020100026960A
公开(公告)日：2010-03-10
申请号：KR1020090041676
申请日：2009-05-13
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 데라오모또야스 , 한자와사또루 , 구메히또시 , 오구시미노루 , 사사고요시따까 , 기노시따마사하루 , 노리까쯔다까우라
IPC分类号： G11C13/02 , G11C7/22
CPC分类号： G11C13/0064 , G11C13/0004 , G11C13/004 , G11C13/0069 , G11C29/028 , G11C29/50 , G11C29/50008 , G11C2013/0054 , G11C2213/72
摘要： PURPOSE: A semiconductor device is provided to reduce a deviation and a transformation and stably perform a writing operation by setting a test condition for writing on a condition table. CONSTITUTION: A memory device(PCM) includes a first memory array. The first memory array divided a first area which includes a plurality of first memory cells and a second area which includes a plurality of second memory cells. A controller(MEM-CONT) is connected to the memory device and issues a command for the memory device. A condition management table(TABLE) maintains a plurality of the test conditions for writing. The controller performs a plurality of test operations for the writing on the second memory cells based on the test conditions for writing. As a result of the test operations, the controller decides the test condition for the writing on the first memory cells. The memory device performs the writing operation on the first memory cells.
摘要翻译：目的：提供半导体器件以通过在条件表上设置用于写入的测试条件来减少偏差和变换并且稳定地执行写入操作。构成：存储器件（PCM）包括第一存储器阵列。第一存储器阵列划分包括多个第一存储单元的第一区域和包括多个第二存储单元的第二区域。控制器（MEM-CONT）连接到存储器件并发出存储器件的命令。条件管理表（TABLE）维持写入的多个测试条件。控制器基于写入的测试条件对第二存储器单元进行写入的多个测试操作。作为测试操作的结果，控制器决定在第一存储器单元上写入的测试条件。存储装置对第一存储单元执行写入操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式