专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019970066587A 복수 기준 발진기용 타이밍 발생기 失效
标题翻译：用于多个参考振荡器的定时发生器
公开(公告)号：KR1019970066587A
公开(公告)日：1997-10-13
申请号：KR1019960006088
申请日：1996-03-08
申请人： 가부시키가이샤 아드반테스트
发明人： 나카야마히로야스 , 이토마사유키
IPC分类号： H03K3/01 , G01R31/3183 , G01R31/26 , H01L21/66
摘要： 기준 발진기의 주파수에 변경이 생긴 경우라도 타이밍 데이타의 변경없이 사용할 수 있는 타이밍 발생기를 제공한다. 때문에, 제1기준 발진기(20)의 주기치 Tn으로 제2주기치 Tm으로 변경하는 경우에, 설정치 M에 관하여 M/Tm의 제산을 행사는 기수 변환회로(201)를 설치하고, 보수치 -Tm을 인가하는 COMP 신호 입력단을 가산기(22)에 설치하여 복수 기준 발진기용 타이밍 발생기를 구성한다. 또한, 제1기수 n과, 제2기수 m의 차분값을 누적하는 차분 어큐뮬레이터(51)를 설치하고, 상기 차분 어큐뮬레이터(51)로 생성된 누적치의 Tn 미만치를 누적하는 위상 어큐뮬레이터(52)를 설치한다. 그리고, 상기 차분 어큐뮬레이터(51)의 자리올림 출력신호에 의해 2값 시스트 동작하고, 상기 위상 어큐뮬레이터(52)의 자리올림 출력신호에 의해 홀드 동작하는 카운터(53)를 설치하여 구성해도 좋다.

2. 发明公开

KR1020010098951A 반도체 디바이스의 시험 장치 및 시험 방법 失效
公开(公告)号：KR1020010098951A
公开(公告)日：2001-11-08
申请号：KR1020010023088
申请日：2001-04-27
申请人： 가부시키가이샤 아드반테스트
发明人： 나카야마히로야스
IPC分类号： G01R31/3183 , G01R31/26 , H01L21/66
摘要： 본 발명의 반도체 디바이스 시험 장치의 패턴 발생기는 패턴 발생기, 기준 클록 발생기, 타이밍 발생기, 패턴 정형기, 신호 입출력부, 비교 유닛, 불량 해석 메모리부를 구비하고 있다. 복수의 반도체 디바이스의 각각의 상태를 보여주는 상태 신호가 활성화된 반도체 디바이스에 대한 입력 신호 패턴의 인가를 정지하며, 정지를 해제하여 입력 신호 패턴의 인가를 재개하며, 입력 신호 패턴의 인가가 재개되는 반도체 디바이스 외의 다른 반도체 디바이스에 대한 입력 신호 패턴의 인가를 정지시키는, 복수의 반도체 디바이스를 동시에 시험함으로써, 시험 시간을 단축한 반도체 디바이스 시험 장치을 제공한다.

3. 发明授权

KR100202327B1 복수 기준 발진기용 타이밍 발생기 失效
标题翻译：二次参考振荡器的定时发生器
公开(公告)号：KR100202327B1
公开(公告)日：1999-06-15
申请号：KR1019960006088
申请日：1996-03-08
申请人： 가부시키가이샤 아드반테스트
发明人： 나카야마히로야스 , 이토마사유키
IPC分类号： H03K3/01 , G01R31/3183 , G01R31/26 , H01L21/66
摘要： 기준 발진기의 주파수에 변경이 생긴 경우라도 타이밍 데이타의 변경없이 사용할 수 있는 타이밍 발생기를 제공한다. 때문에, 제1기준 발진기(20)의 주기치 Tn으로부터 제2주기치 Tm으로 변경하는 경우에, 설정치 M에 관하여 M/Tm의 제산을 행하는 기수 변환회로(201)를 설치하고, 보수치 -Tm을 인가하는 COMP 신호 입력단을 가산기(22)에 설치하여 복수 기준 발진기용 타이밍 발생기를 구성한다. 또한, 제1기수 n과, 제2기수 m의 차분값을 누적하는 차분 어큐뮬레이터(51)를 설치하고, 상기 차분 어큐뮬레이터(51)로 생성된 누적치의 Tn 미만치를 누적하는 위상 어큐뮬레이터(52)를 설치한다. 그리고, 상기 차분 어큐뮬레이터(51)의 자리올림 출력신호에 의해 2값 시프트 동작하고, 상기 위상 어큐뮬레이터(52)의 자리올림 출력신호에 의해 홀드 동작하는 카운터(53)를 설치하여 구성해도 좋다.

4. 发明授权

KR100411528B1 반도체 디바이스의 시험 장치 및 시험 방법 失效
标题翻译： 반도체디바이스의시험장치및시험방법
公开(公告)号：KR100411528B1
公开(公告)日：2003-12-18
申请号：KR1020010023088
申请日：2001-04-27
申请人： 가부시키가이샤 아드반테스트
发明人： 나카야마히로야스
IPC分类号： G01R31/3183 , G01R31/26 , H01L21/66
CPC分类号： G01R31/31921 , G01R31/31919 , G01R31/31928
摘要： A test signal supplying apparatus for a semiconductor device testing apparatus that tests a plurality of semiconductor devices; including: a test pattern generating unit for outputting an input signal pattern to the semiconductor devices and receiving a match signal which indicates the semiconductor device, to which the input signal pattern is applied, is passed in the test; and a match-fail detecting unit for receiving the match signal to detect a semiconductor device that fails in the test and outputting a match-fail signal for identifying the semiconductor device that fails in the test; and a stop signal output unit connected to the match-fail detecting unit for receiving the match-fail signal from the match-fail detecting unit, storing the match-fail signal, and outputting a first stop signal that stops an application of the input signal pattern to the semiconductor devices that fail in the test identified by the stored match-fail signal.
摘要翻译：一种用于测试多个半导体器件的半导体器件测试装置的测试信号供应装置; 包括：测试模式生成单元，用于向所述半导体器件输出输入信号模式，并且接收指示应用了所述输入信号模式的所述半导体器件的匹配信号在测试中通过; 以及匹配失败检测单元，用于接收匹配信号以检测测试失败的半导体器件并输出用于识别测试失败的半导体器件的匹配失败信号; 以及停止信号输出单元，连接到匹配失败检测单元，用于接收来自匹配失败检测单元的匹配失败信号，存储匹配失败信号，并输出停止施加输入信号的第一停止信号模式到由存储的匹配失败信号识别的测试中失败的半导体器件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式