专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020070092642A 반도체 집적 회로 장치의 데이터 기록 방식 失效
标题翻译：半导体集成电路器件的数据记录方法
公开(公告)号：KR1020070092642A
公开(公告)日：2007-09-13
申请号：KR1020070022893
申请日：2007-03-08
申请人： 가부시끼가이샤 도시바
发明人： 나까노다께시
IPC分类号： G11C16/10 , G11C16/04
CPC分类号： G11C11/5628 , G06F12/0804 , G06F12/0893 , G06F2212/2022 , G11C5/025 , G11C8/10 , G11C16/0483 , G11C2211/5641 , G11C2211/5643
摘要： A data recording method of a semiconductor integrated circuit device is provided to perform high speed data writing and data reading, with large capacity of recording. According to a data recording method of a semiconductor integrated circuit device comprising a memory region(51) including a binary-value region(55) and a multi-value region(57) and transmitting/receiving data between the memory region and a host device, data transmitted from the host device is recorded in the binary-value region as binary-value data. The data recorded in the binary-value region is copied as multi-value data in the multi-value region when there is no access from the host device.
摘要翻译：提供半导体集成电路器件的数据记录方法，用于执行具有大容量记录的高速数据写入和数据读取。根据包括具有二进制值区域（55）和多值区域（57）的存储区域（51）的半导体集成电路装置的数据记录方法，并且在存储区域和主机装置之间发送/接收数据，从主机设备发送的数据作为二进制值数据被记录在二进制值区域中。当不存在来自主机设备的访问时，记录在二进制值区域中的数据被复制为多值区域中的多值数据。

2. 发明授权

KR100874998B1 반도체 집적 회로 장치의 데이터 기록 방식 失效
标题翻译： 반도체집적회로장치의데이터기록방식
公开(公告)号：KR100874998B1
公开(公告)日：2008-12-19
申请号：KR1020070022893
申请日：2007-03-08
申请人： 가부시끼가이샤 도시바
发明人： 나까노다께시
IPC分类号： G11C16/10 , G11C16/04
CPC分类号： G11C11/5628 , G06F12/0804 , G06F12/0893 , G06F2212/2022 , G11C5/025 , G11C8/10 , G11C16/0483 , G11C2211/5641 , G11C2211/5643
摘要： A data recording system of a semiconductor integrated circuit device having a memory area is disclosed. The semiconductor integrated circuit device is equipped with a memory area that includes a binary area and a multi-level area. The semiconductor integrated circuit device records, in the binary area, data transmitted from a host device as binary data. Further, when no access is provided from the host device, the semiconductor integrated circuit device copies, to the multi-level area, the data recorded in the binary area as multi-level data.
摘要翻译：公开了一种具有存储区域的半导体集成电路器件的数据记录系统。半导体集成电路器件配备有包括二元区域和多级区域的存储区域。半导体集成电路器件在二进制区域中记录从主机装置发送的数据作为二进制数据。此外，当不从主机设备提供访问时，半导体集成电路设备将记录在二进制区域中的数据复制到多级区域作为多级数据。

3. 发明授权

KR100707900B1 반도체 장치의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR100707900B1
公开(公告)日：2007-04-13
申请号：KR1020040015701
申请日：2004-03-09
申请人： 가부시끼가이샤 도시바
发明人： 아라이노리히사 , 나까노다께시 , 우에노고끼 , 시미즈아끼라
IPC分类号： H01L29/78
CPC分类号： H01L21/823481 , H01L21/2652 , H01L21/76237 , H01L29/0619 , H01L29/78
摘要： 동일한 이온 주입 마스크 패턴을 이용하여 필드 이온 주입과 채널 이온 주입을 순차적으로 실시하고, PEP 공정 수를 삭감하여 제조 비용을 저감한다. 반도체층(10)에 STI 영역(11)을 형성하는 공정과, STI 영역의 중앙부 위로부터 MOS 소자 형성 영역의 상부에 걸치는 범위에 개구를 갖는 레지스트 패턴(12)을 형성하고, 이것을 마스크로 하여 필드 반전 방지 영역(13) 형성용의 불순물 이온을 STI 영역의 저면 바로 아래 부분의 깊이에 달하도록 고가속 에너지로 주입하는 제1 이온 주입 공정과, 레지스트 패턴을 마스크로 하여 MOS 소자 임계값 제어용의 불순물 이온을 STI 영역을 통과하지 않는 정도의 저가속 에너지로 주입하는 제2 이온 주입 공정과, 이 후, 반도체층의 표면 위에 게이트 절연막(14)을 사이에 두고 게이트 전극(15)을 형성하고, 그것에 자기 정합적으로 드레인·소스용의 불순물 확산 영역(16)을 형성하는 공정을 포함한다.
이온 주입, 자기 정합, 필드, 채널
摘要翻译：使用相同的离子注入掩模图案顺序地执行场离子注入和沟道离子注入，并且PEP工艺的数量减少以降低制造成本。字段，以形成半导体层10，在形成STI区11的步骤具有在延伸过MOS元件形成区的从所述STI区12的顶部中央部的上部的范围内的开口的抗蚀剂图案，并且这作为掩模，第一离子注入步骤中，使用抗蚀剂图案作为掩模，在用于注入杂质离子反演预防区域13中的阈值控制MOS元件杂质的高加速能量的形成为直接在STI区域的一部分，以到达底部的深度离子和植入的有关不穿过STI区的低加速能量的第二离子注入步骤之后，是通过栅极的半导体层的表面上的绝缘膜14，以形成栅电极15，它并且以自对准方式形成用于漏极和源极的杂质扩散区域16。

4. 发明公开

KR1020040081048A 반도체 장치의 제조 방법 失效
标题翻译：半导体器件及其制造方法，以减少PEP工艺数量和制造成本
公开(公告)号：KR1020040081048A
公开(公告)日：2004-09-20
申请号：KR1020040015701
申请日：2004-03-09
申请人： 가부시끼가이샤 도시바
发明人： 아라이노리히사 , 나까노다께시 , 우에노고끼 , 시미즈아끼라
IPC分类号： H01L29/78
CPC分类号： H01L21/823481 , H01L21/2652 , H01L21/76237 , H01L29/0619 , H01L29/78 , H01L21/2253 , H01L21/2254 , H01L29/94 , H01L2924/01005 , H01L2924/01015
摘要： PURPOSE: A method for fabricating a semiconductor device is provided to reduce the number of PEP(photolithographic and etching process) and fabricating cost by sequentially performing a field ion implantation process and a channel ion implantation process while using the same ion implantation mask pattern. CONSTITUTION: A trench filling isolation region(11) is selectively formed in the superficial part of a semiconductor layer(10) of the first conductivity type. A resist pattern(12) has an opening corresponding to a range from a part above the center of the isolation region to the upper part of a MOS(metal oxide semiconductor) device region surrounded by the isolation region. By using the resist pattern as a mask, the first impurity ions of the first conductivity type for forming a field inversion preventing region(13) are implanted at acceleration energy that makes the first impurity ions reach a depth right under the lower surface of the isolation region. By using the resist pattern as a mask, the second impurity ions are implanted to control the critical dimension of a MOS device at acceleration energy that doesn't make the second impurity ions pass through the isolation region. A gate electrode(15) is formed on the semiconductor layer by interposing a gate insulation layer(14). An impurity diffusion region(16) for the source/drain of the MOS device is selectively formed in the superficial part of the MOS device region, self-aligned with the gate electrode.
摘要翻译：目的：提供一种用于制造半导体器件的方法，以通过在使用相同的离子注入掩模图案的同时依次执行场离子注入工艺和通道离子注入工艺来减少PEP（光刻和蚀刻工艺）的数量和制造成本。构成：在第一导电类型的半导体层（10）的表面部分中选择性地形成沟槽填充隔离区（11）。抗蚀剂图案（12）具有对应于从隔离区域的中心部分到隔离区域包围的MOS（金属氧化物半导体）器件区域的上部的范围的开口。通过使用抗蚀剂图案作为掩模，以加速能量注入用于形成场反转防止区域（13）的第一导电类型的第一杂质离子，使得第一杂质离子在隔离物的下表面下方到达深度地区。通过使用抗蚀剂图案作为掩模，注入第二杂质离子以控制不使第二杂质离子通过隔离区域的加速能量下的MOS器件的临界尺寸。通过插入栅绝缘层（14）在半导体层上形成栅电极（15）。用于MOS器件的源极/漏极的杂质扩散区域（16）选择性地形成在与栅极电极自对准的MOS器件区域的表面部分中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式