专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101037300B1 칩 퓨즈 및 그 제조방법 有权
标题翻译：芯片保险丝和芯片保险丝制造方法
公开(公告)号：KR101037300B1
公开(公告)日：2011-05-26
申请号：KR1020087023290
申请日：2008-02-28
申请人： 가마야 덴끼 가부시끼가이샤
发明人： 야마기시가츠야 , 세이노히데키 , 사토히토시
IPC分类号： H01H85/045 , H01H69/02 , H01H85/046 , H01H85/17
CPC分类号： H01H85/0411 , H01H85/0056 , H01H85/046 , H01H85/10 , H01H2085/0414
摘要： 고정격전류 영역에서의 정상시의 온도상승이 억제되고, 또한, 용단특성이 지연 타입이며, 게다가, 수율이 좋은 칩 퓨즈 및 그 제조방법을 제공한다. 이 칩 퓨즈는 절연기판(11) 상에 축열층(12)이 형성되고, 축열층(12)의 위에는 절연기판(11)에 접촉하지 않도록 퓨즈막(13)이 형성되고, 퓨즈막(13)은 양단에 배치되는 표면 전극부(13a)의 사이에 퓨즈 요소부(13b)를 갖고, 축열층(12)보다도 열전도성이 높은 재료로 이루어지는 보호층(15)이 양쪽 표면 전극부(13a)의 사이에 설치되어 퓨즈 요소부(13b)를 피복하고, 축열층(12)이 퓨즈 요소부(13b)가 형성되는 영역(11a) 모두를 덮지 않는 크기로 형성됨으로써, 보호층(15)이 부분적으로 절연기판에 접촉한다.
절연기판, 축열층,퓨즈막, 퓨즈 요소부, 보호층, 표면 전극부, 칩 퓨즈

2. 发明公开

KR1020090115652A 칩 퓨즈 및 그 제조방법 有权
标题翻译：芯片保险丝和芯片保险丝制造方法
公开(公告)号：KR1020090115652A
公开(公告)日：2009-11-05
申请号：KR1020087023427
申请日：2008-02-28
申请人： 가마야 덴끼 가부시끼가이샤
发明人： 야마기시가츠야 , 세이노히데키 , 사토히토시
IPC分类号： H01H69/02 , H01H85/00
CPC分类号： H01H85/10 , H01H85/006 , H01H85/0065 , H01H85/0411 , H01H85/046 , H01H2085/0283 , H01H2085/0414
摘要： A chip fuse that not restricted in the degree of freedom of fusing characteristics, realizes prevention of shortening of fusing time at large magnification with respect to rated current and attainment of shortening of fusing time at small magnification with respect to rated current. A chip fuse (10) has a first heat storage layer (12) of film material with low thermal conductivity superimposed on an insulating substrate (11) and has a fuse film (13) superimposed on the first heat storage layer (12) so as to avoid contact with the insulating substrate (11). The fuse film (13) has a fuse element part (13b) interposed between surface electrode parts (13a) disposed at both edges thereof. A second heat storage layer (15) of film material with low thermal conductivity is superimposed on the fuse element part (13b). The first heat storage layer (12) is thicker than the second heat storage layer (15). The first heat storage layer (12) and second heat storage layer (15) are those produced from a sheet material of B-stage state containing a photosensitive group.
摘要翻译：不限制熔融特性自由度的芯片保险丝，实现了防止在大倍率下相对于额定电流缩短熔合时间，并且在相对于额定电流的小放大倍率下实现缩短定影时间。芯片保险丝（10）具有叠加在绝缘基板（11）上的具有低导热性的薄膜材料的第一储热层（12），并且具有叠加在第一储热层（12）上的熔丝膜（13），以便以避免与绝缘基板（11）接触。保险丝膜（13）具有设置在其两个边缘的表面电极部分（13a）之间的熔断元件部分（13b）。具有低导热性的薄膜材料的第二储热层（15）叠加在熔丝元件部分（13b）上。第一储热层（12）比第二储热层（15）厚。第一蓄热层（12）和第二蓄热层（15）是由含有感光性基团的B级状态的片材制成的。

3. 发明公开

KR1020090040249A 칩 퓨즈 및 그 제조방법 有权
标题翻译：芯片保险丝和芯片保险丝制造方法
公开(公告)号：KR1020090040249A
公开(公告)日：2009-04-23
申请号：KR1020087023290
申请日：2008-02-28
申请人： 가마야 덴끼 가부시끼가이샤
发明人： 야마기시가츠야 , 세이노히데키 , 사토히토시
IPC分类号： H01H85/045 , H01H69/02 , H01H85/046 , H01H85/17
CPC分类号： H01H85/0411 , H01H85/0056 , H01H85/046 , H01H85/10 , H01H2085/0414
摘要： A chip fuse which is suppressed in temperature rise in steady operation in a high rated current region, has time lag type fusion characteristics, and has a high yield, and its manufacturing method, are provided. In the chip fuse, a heat storage layer (12) is formed on an insulation substrate (11), and a fuse film (13) is formed on the heat storage layer (12) so as not to be in contact with the insulation substrate (11). The fuse film (13) consists of front electrode portions (13a) disposed on both sides and a fuse element portion (13b) formed between the front electrode portions (13a). A protection layer (15) made of a material having a thermal conductivity higher than that of the heat storage layer (12) is formed between the front electrode portions (13a), covering the fuse element portion (13b). By forming the heat storage layer (12) in such a size not as to cover the whole area (11a) wherein the fuse element portion (13b) is to be formed, the protection layer (15) is partially brought into contact with the insulation substrate.
摘要翻译：提供了在高额定电流区域中稳定运行中抑制温度升高的片式保险丝，具有时滞型熔合特性，并且具有高产率及其制造方法。在芯片保险丝中，在绝缘基板（11）上形成蓄热层（12），在保温层（12）上形成保险膜（13），以不与绝缘基板（11）。保险膜（13）由设置在两侧的前电极部分（13a）和形成在前电极部分（13a）之间的熔丝元件部分（13b）组成。在前电极部分（13a）之间形成覆盖熔丝元件部分（13b）的由热导率高于蓄热层（12）的材料制成的保护层（15）。通过以不覆盖要形成熔丝元件部分（13b）的整个区域（11a）的形式形成储热层（12），保护层（15）部分地与绝缘层基质。

4. 发明授权

KR101050243B1 칩 퓨즈 및 그 제조방법 有权
标题翻译：芯片保险丝及其制造方法
公开(公告)号：KR101050243B1
公开(公告)日：2011-07-19
申请号：KR1020087023427
申请日：2008-02-28
申请人： 가마야 덴끼 가부시끼가이샤
发明人： 야마기시가츠야 , 세이노히데키 , 사토히토시
IPC分类号： H01H69/02 , H01H85/00
CPC分类号： H01H85/10 , H01H85/006 , H01H85/0065 , H01H85/0411 , H01H85/046 , H01H2085/0283 , H01H2085/0414
摘要： 용단특성의 자유도가 제한되지 않고, 정격전류에 대하여 고배율에서의 용단시간이 짧아지는 것을 방지하고, 정격전류에 대한 저배율에서의 용단시간을 짧게 하는 것이 가능한 칩 퓨즈를 제공한다. 칩 퓨즈(10)는 열전도성이 낮은 막 재료로 이루어지는 제 1 축열층(12)이 절연기판(11) 상에 형성되고, 제 1 축열층(12) 상에 절연기판(11)에 접촉하지 않도록 퓨즈막(13)이 형성되고, 퓨즈막(13)은 양단에 배치되는 표면 전극부(13a) 사이에 퓨즈 요소부(13b)를 갖는 것이며, 퓨즈 요소부(13b) 상에 열전도성이 낮은 막 재료로 이루어지는 제 2 축열층(15)이 형성되고, 제 1 축열층(12)이 제 2 축열층(15)보다도 두껍게 형성된 것이다. 제 1 축열층(12) 및 제 2 축열층(15)은 감광기를 함유하는 B 스테이지 상태의 시트 형상 재료로 형성된 것이다.
열전도성, 축열층, 절연기판, 퓨즈막, 표면 전극부, 퓨즈 요소부, 칩 퓨즈,감광기, 시트 형상 재료
摘要翻译：不是限制的熔断特性的自由度，并防止高功率短相对于额定电流的吹送时间，并提供了芯片型熔断器能够缩短熔融时在额定电流的低倍率的。芯片熔丝10不与第一蓄热层12，第一蓄热层12上形成11在绝缘基板接触，绝缘具有低导热率制成的薄膜材料制成的基板11上形成熔丝膜13，并且熔丝膜13在设置在两端的表面电极部分13a之间具有熔丝元件部分13b，熔丝元件部分13b形成有低导热膜形成由材料制成的第二储热层15，并且第一储热层12比第二储热层15厚。第一储热层12和第二储热层15由包含感光鼓的B阶状态的片状材料形成。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式