会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明授权
    • 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
    • 用于玻璃基础探针卡的空间变压器的制造方法和玻璃基探针卡的空间变换器
    • KR101415635B1
    • 2014-07-04
    • KR1020120156756
    • 2012-12-28
    • (재)한국나노기술원
    • 성호근이근우최재원이병오박미림이희관신현범강호관고철기
    • H01L21/66G01R1/073
    • The present invention relates to space transformer for a probe card. Subject matters of the present invention are a method of manufacturing a space transformer for a polymer-based probe card and the space transformer for a polymer-based probe card manufactured by the same. The method of manufacturing a space transformer for a probe card comprises the following steps. In a first step, a glass substrate is prepared. In a second step, a mask pattern layer for forming a via-hole is formed on the glass substrate. In a third step, a substrate via-hole is formed on the glass substrate according to a set pattern of the mask pattern layer. In a fourth step, a conductive material fills the via-hole. In a fifth step, a polymer substrate is formed on the glass substrate, and a metal interconnection electrode, which is electrically connected to the substrate via-hole, is formed on the polymer substrate. In a sixth step, a second polymer substrate is formed on top of the polymer substrate, on which the metal interconnection electrode is formed, and a polymer substrate via-hole, which is filled with the conductive material, is formed on the second polymer substrate. And in the seventh step, polymer substrates resulted from the fifth and sixth steps are alternately stacked, and the metal interconnection electrode formed on the polymer substrate is electrically connected with the polymer substrate via-hole. According to the present invention, a conventional multilayer ceramic simultaneous sintering process is not adopted, and deformation of the space transformer due to contractions and expansions is thus prevented. Furthermore, a manufacturing yield as well as productivity are improved and a manufacturing cost is reduced.
    • 本发明涉及用于探针卡的空间变压器。 本发明的主题是制造用于基于聚合物的探针卡的空间变压器和由其制造的基于聚合物的探针卡的空间变压器的方法。 用于探针卡的空间变压器的制造方法包括以下步骤。 在第一步骤中,制备玻璃基板。 在第二步骤中,在玻璃基板上形成用于形成通孔的掩模图案层。 在第三步骤中,根据掩模图案层的设定图案在玻璃基板上形成基板通孔。 在第四步骤中,导电材料填充通孔。 在第五步骤中,在玻璃基板上形成聚合物基板,并且在聚合物基板上形成与基板通孔电连接的金属互连电极。 在第六步骤中,在形成有金属互连电极的聚合物基板的顶部上形成第二聚合物基板,并且在第二聚合物基板上形成填充有导电材料的聚合物基板通孔 。 在第七步骤中,由第五和第六步骤产生的聚合物基板交替堆叠,并且形成在聚合物基板上的金属互连电极与聚合物基板通孔电连接。 根据本发明,不采用常规的多层陶瓷同时烧结工艺,因此防止了由于收缩和膨胀引起的空间变压器的变形。 此外,制造成品率和生产率提高,制造成本降低。
    • 4. 发明授权
    • 파장 제어가 가능한 탐침의 제조방법 및 그에 의해 제조된 탐침
    • 波纹刺激提示和刺激提示的制造方法
    • KR101564710B1
    • 2015-11-02
    • KR1020140063619
    • 2014-05-27
    • (재)한국나노기술원
    • 성호근이근우최재원이병오윤홍민이희관이용수임웅선박미림박범두강호관
    • A61N5/06A61B5/0478C12M1/42
    • 본발명은발광소자가집적된탐침의제조방법에있어서, 기판을준비하는제1단계와, 상기기판상의일부영역에발광소자형성을위한정렬키를형성하고, 제1전극층을형성하는제2단계와, 상기정렬키를기준으로하여발광파장이다른복수개의발광소자를상기기판상에형성하는제3단계와, 상기기판상에형성되며, 상기발광소자와전기적으로연결된금속배선전극을형성하는제4단계와, 상기발광소자와, 상기기판상의전 영역및 상기금속배선전극을감싸도록절연막을형성하는제5단계와, 상기기판에탐침형성을위한패턴을형성하는제6단계와, 상기기판의두께를낮추기위해폴리싱또는에칭하는제7단계와, 상기기판상에서탐침모양의패턴을분리하는제8단계를포함하여이루어진것을특징으로하는파장제어가가능한탐침의제조방법및 이에의해제조된탐침을기술적요지로한다. 이에의해, 단일의탐침(기판) 상에발광파장이다른복수개의발광소자를형성함으로써, 한개의탐침으로다양한파장영역대의발광이가능하도록하여, 선택적으로신경의활성과억제의제어가가능하여의학적효용성이매우높으며, 제품의단가를낮추고, 공정의간단화로제품수율을향상시키는이점이있다.
    • 本发明涉及一种用于制造与发光二极管集成的探针的方法,更具体地,涉及一种用于制造能够控制波长的探针的方法以及由此制造的探针,其包括:制备基底的第一步骤 ; 形成用于在所述基板的一些区域上形成发光二极管的对准键以形成第一电极层的第二步骤; 基于对准键在基板上形成具有不同发射波长的多个发光二极管的第三步骤; 在与所述发光二极管电连接的基板上形成金属配线电极的第四工序; 形成绝缘膜以覆盖发光二极管,基板上的整个区域和金属互连电极的第五步骤; 在衬底上形成图案以形成探针的第六步骤; 抛光或蚀刻基板以减小基板的厚度的第七步骤; 以及从基板分离探针形图案的第八步骤。 因此,在单个探针(基板)上形成具有不同发射波长的多个发光二极管,以允许单个探针发射各种波长带的光并选择性地控制神经的激活或抑制,从而提供非常高的临床效用,减少 单位产品成本,并简化了提高产量的过程。
    • 6. 发明公开
    • 비아 홀 콘택 형성을 위한 비아 홀 제조방법 및 이에 의해 제조된 비아 홀이 형성된 반도체 소자
    • 通孔形成通孔的方法
    • KR1020150077843A
    • 2015-07-08
    • KR1020130166728
    • 2013-12-30
    • (재)한국나노기술원
    • 이희관성호근이근우김신근최재원이병오윤홍민이용수임웅선박미림강호관김희중
    • H01L23/48H01L21/3205
    • H01L21/76898H01L21/308H01L21/4867H01L21/76877
    • 본발명은비아홀 콘택형성을위한비아홀 제조방법및 이에의해제조된비아홀이형성된반도체소자에관한것으로서, 특히반도체소자의비아홀 제조방법에있어서, 기판을준비하는제1단계와, 상기기판의상면및 하면각각에비아홀 형성을위한패턴을형성하는제2단계와, 상기기판의상측과하측에서식각공정을수행하여, 상기패턴에대응되는기판의상면과하면이관통하는비아홀을형성하는제3단계와, 상기비아홀에전도성페이스트를충진하여비아홀 콘택을형성하는제4단계를포함하여이루어진것을특징으로하는비아홀 콘택형성을위한비아홀 제조방법및 이에의한비아홀이형성된반도체소자를기술적요지로한다. 이에의해비아홀에전도성페이스트를충진하는방법으로비아홀 콘택을형성함으로써, 전도성페이스트와기판사이의우수한접착력을얻을수 있어, 비아홀에서발생하는노이즈를줄여전기적접속및 반도체소자의테스트시오류를최소화하는비아홀의신뢰성을향상시키는이점이있다.
    • 本发明涉及一种用于制造用于形成通孔接触的通孔的方法和由其制造的具有通孔的半导体器件。 特别是在制造半导体装置的通孔的方法中,本发明公开了一种用于形成通孔接触的通孔的制造方法和由此制造的具有通孔的半导体装置。 该方法包括:制备衬底的第一步骤; 在基板的上表面和下表面上分别形成用于形成通孔的图案的第二步骤; 在基板的上侧和下侧进行蚀刻处理以形成穿过与图案对应的基板的上表面和下表面的通孔的第三步骤; 以及通过用导电浆填充通孔来形成通孔接触的第四步骤。 因此,本发明可以通过用导电膏填充通孔的方法形成通孔接触来获得导电糊和基片之间的极好的粘合性,并且通过减少产生的噪声来最小化测试电连接和半导体器件的误差 在通孔中,从而提高通孔的可靠性。