专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明公开

KR1020070034439A 마이크로 디바이스에 대한 접촉 无效
标题翻译：联系微型设备
公开(公告)号：KR1020070034439A
公开(公告)日：2007-03-28
申请号：KR1020060092256
申请日：2006-09-22
申请人： 에이에스엠엘 네델란즈 비.브이.
发明人： 비요넨,프란시스쿠스고데프리두스카스퍼 , 베닌크,빌렘디에터
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L24/13 , G03F7/70375 , G03F7/70425 , G03F9/7003 , G03F9/7084 , G03F9/7088 , H01L21/682 , H01L23/481 , H01L23/544 , H01L24/11 , H01L24/81 , H01L2223/54453 , H01L2224/1147 , H01L2224/13012 , H01L2224/13099 , H01L2224/13144 , H01L2224/16147 , H01L2224/16235 , H01L2224/16237 , H01L2224/2518 , H01L2224/81141 , H01L2224/81191 , H01L2224/81193 , H01L2224/812 , H01L2224/81801 , H01L2225/06513 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01019 , H01L2924/01023 , H01L2924/01027 , H01L2924/01032 , H01L2924/01033 , H01L2924/01049 , H01L2924/01061 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/10329 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/15787 , H01L2924/19041 , H01L2924/30105 , H01L2924/00
摘要： 동일하게 수행하는 공정 및 접촉 범프들을 이용하는 마이크로 디바이스들, 예를 들어 집적 회로들이 제공된다. 마이크로 디바이스는 마이크로 디바이스의 2 이상의 측면에 접촉 범프들을 가질 수 있다. 또한, 마이크로 디바이스들의 스택들이 제공된다.

82. 发明授权

KR100571081B1 범프 및 그 제조 방법 有权
标题翻译：凹凸及其制造方法
公开(公告)号：KR100571081B1
公开(公告)日：2006-04-14
申请号：KR1019990036792
申请日：1999-09-01
申请人： 소니 주식회사
发明人： 야나기다도시하루
IPC分类号： H01L23/04
CPC分类号： H01L24/11 , H01L24/13 , H01L2224/05001 , H01L2224/05022 , H01L2224/05548 , H01L2224/05572 , H01L2224/131 , H01L2224/1357 , H01L2224/136 , H01L2224/81193 , H01L2924/00013 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/181 , H01L2924/351 , H05K3/3436 , H05K2201/0379 , H05K2201/10977 , H05K2201/10992 , Y02P70/613 , H01L2224/13099 , H01L2924/00
摘要： 반도체 장치와 인쇄 회로 보드 사이에 가해지는 열적 스트레스를 확실히 완화하고 봉합 수지를 사용하지 않고도 접합 부분의 강도를 강화하도록 디자인된 범프, 및 이러한 범프의 제조 방법이 개시된다. 범프는 반도체 장치 상에 구비된 전극 패드 상에 형성된 비교적 탄성의 제1 볼 범프와, 전극 패드에 적어도 수직인 방향으로 상기 제1 볼 범프를 중첩하도록 형성된 제2 볼 범프를 포함한다. 제2 볼 범프는 물질이나 성분이 제1 볼 범프와 다르고, 인쇄 회로 보드의 접속 랜드 상에 미리 코팅된 공융(eutectic) 땜납과 접촉하도록 채택된다.
플립-칩 타입 반도체 IC, 인쇄 회로 보드, 볼 범프, 땜납 볼 범프, 전극 패드, 접속 랜드, 공융 땜납
摘要翻译：凸点被设计成可靠地减轻施加在半导体器件和印刷电路板之间的热应力并且在不使用密封剂的情况下提高接点的强度，以及制造这种凸点的方法。凸块包括形成在设置在半导体器件上的电极焊盘上的相对弹性的第一球凸块和形成为在至少垂直于电极焊盘的方向上与第一球凸块重叠的第二球凸块。第二球凸块适于使得材料或部件不同于第一球凸块并且与预涂布在印刷电路板的连接区上的共晶焊料接触。

83. 发明授权

KR100564172B1 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기광학 장치, 전기 광학 장치의 제조 방법 및 전자 기기 有权
标题翻译：半导体器件的安装方法，半导体器件的安装结构，电光器件，制造电光器件和电子设备的方法
公开(公告)号：KR100564172B1
公开(公告)日：2006-03-31
申请号：KR1020030057472
申请日：2003-08-20
申请人： 세이코 엡슨 가부시키가이샤
发明人： 야마다가즈유키 , 아시다다케시 , 나카자와마사히코 , 유모토마사노리
IPC分类号： H01L21/603
CPC分类号： H01L23/562 , G02F1/13452 , H01L23/498 , H01L24/13 , H01L24/16 , H01L24/28 , H01L24/83 , H01L2224/05556 , H01L2224/05568 , H01L2224/05573 , H01L2224/13012 , H01L2224/13016 , H01L2224/13076 , H01L2224/13078 , H01L2224/13099 , H01L2224/13144 , H01L2224/16 , H01L2224/16105 , H01L2224/29111 , H01L2224/2929 , H01L2224/29355 , H01L2224/81193 , H01L2224/81194 , H01L2224/81903 , H01L2224/8319 , H01L2224/838 , H01L2224/83851 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/014 , H01L2924/0781 , H01L2924/12041 , H01L2924/12044 , H01L2924/1579 , H05K3/325 , H05K2201/09427 , H05K2201/10674 , H01L2224/05599
摘要： 본 발명은 배선 단자 및 전극 수의 증대 및 간격의 협소화가 진행되어도, 도전 접합부의 신뢰성을 향상시킬 수 있는 신규의 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기를 제공한다.
배선 기판상에 배선 단자가 형성되고, 반도체 장치에는 전극이 형성되어 있다. 여기서, 배선 단자의 폭은, 전극의 폭보다도 작아지도록 형성되어 있다. 반도체 장치를 배선 기판에 실장할 때, 미치게 되는 가압력에 의해서 배선 단자는 전극에 파고 드는 상태로 된다. 배선 단자의 침투량은, 약 1㎛∼5㎛의 범위내인 것이 바람직하다.
摘要翻译：本发明寻求提供一种新的半导体器件安装方法，半导体器件安装结构，电光器件和电子器件，其可以提高导电接合部分的可靠性，即使接线端子和电极的数量增加，并且间隔缩小。在布线基板上形成布线端子，在半导体器件上形成电极。这里，布线端子的宽度形成为比电极的宽度小。当半导体器件安装在布线基板上时，由于施加的压力，布线端子嵌入电极中。优选的是，布线端子的嵌入量在约1μm至5μm的范围内。

84. 发明授权

KR100523495B1 반도체 장치 및 그 제조 방법 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR100523495B1
公开(公告)日：2005-10-25
申请号：KR1020020078770
申请日：2002-12-11
申请人： 가부시끼가이샤 도시바
发明人： 나까오미쯔히로
IPC分类号： H01L21/60
CPC分类号： H01L24/81 , H01L21/563 , H01L23/3128 , H01L25/105 , H01L2224/13144 , H01L2224/45144 , H01L2224/73203 , H01L2224/81193 , H01L2224/81801 , H01L2225/1023 , H01L2225/107 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/15311 , H01L2924/3511 , H01L2924/00
摘要： 본 발명은 소정 개소의 표면을 피복하여 박막 형상의 도금부가 형성된 리드가 주면 위에 형성되어 있는 칩 탑재 부재와, 주면 위에 범프가 형성되어 있음과 함께, 이 범프가 상기 도금부를 개재하여 상기 리드에 전기적으로 접속되어 상기 칩 탑재 부재에 탑재된 반도체 칩과, 상기 반도체 칩과 상기 칩 탑재 부재 사이에 형성된 밀봉 부재를 포함하는 반도체 장치를 제공한다.

85. 发明公开

KR1020040099152A 반도체 장치 및 그 제조 방법 失效
标题翻译：半导体器件及其制造方法能够有效地实现互连模式与电极的连接之间的电气连接
公开(公告)号：KR1020040099152A
公开(公告)日：2004-11-26
申请号：KR1020040034221
申请日：2004-05-14
申请人： 샤프 가부시키가이샤
发明人： 세꼬도시하루
IPC分类号： H01L23/50
CPC分类号： H01L24/32 , H01L23/49811 , H01L23/4985 , H01L24/16 , H01L24/29 , H01L24/81 , H01L24/83 , H01L24/90 , H01L2224/13099 , H01L2224/13144 , H01L2224/1601 , H01L2224/16225 , H01L2224/16238 , H01L2224/16501 , H01L2224/27013 , H01L2224/29101 , H01L2224/29111 , H01L2224/2919 , H01L2224/2929 , H01L2224/29355 , H01L2224/2939 , H01L2224/29444 , H01L2224/32225 , H01L2224/73204 , H01L2224/75252 , H01L2224/81191 , H01L2224/81193 , H01L2224/81203 , H01L2224/81801 , H01L2224/81825 , H01L2224/8183 , H01L2224/83051 , H01L2224/83192 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/014 , H01L2924/0665 , H01L2924/0781 , H01L2924/14 , H01L2924/00 , H01L2924/00012 , H01L2924/00014
摘要： PURPOSE: A semiconductor device is provided to effectively perform an electrical connection between protrusions of an interconnection pattern and electrodes by making the interconnection pattern include protrusions having a cross section of a taper shape toward the electrode of a semiconductor chip. CONSTITUTION: An interconnection pattern is formed on the surface of a film substrate(1). An electrode is formed on the surface of a semiconductor chip(3) mounted on the film substrate. An insulation resin part(7) is formed between the film substrate and the semiconductor chip, wherein at least one of the film substrate and the semiconductor chip is coated with insulation resin and a space between the film substrate and the semiconductor chip is filled with the insulation resin when the semiconductor chip is mounted on the film substrate. The interconnection pattern includes protrusions(4) having a cross section of a taper shape toward the electrode of the semiconductor chip such that the protrusions are intruded into the electrode to be electrically connected to the electrode.
摘要翻译：目的：提供一种半导体器件，用于通过使互连图案包括朝向半导体芯片的电极具有锥形截面的突起而有效地执行互连图案和电极的突起之间的电连接。构成：在薄膜基板（1）的表面上形成互连图形。在安装在薄膜基板上的半导体芯片（3）的表面上形成电极。在薄膜基板和半导体芯片之间形成绝缘树脂部分（7），其中薄膜基板和半导体芯片中的至少一个被绝缘树脂涂覆，并且薄膜基板和半导体芯片之间的空间填充有半导体芯片安装在薄膜基板上时的绝缘树脂。互连图案包括具有朝向半导体芯片的电极的锥形截面的突起（4），使得突起侵入电极以电连接到电极。

86. 发明公开

KR1020040095645A 전자 부품 실장 방법 有权
标题翻译：使用焊接材料的电子部件安装方法具有足够的可变性
公开(公告)号：KR1020040095645A
公开(公告)日：2004-11-15
申请号：KR1020040028193
申请日：2004-04-23
申请人： 스가 다다또모 , 가부시끼가이샤 르네사스 테크놀로지 , 오키덴키 고교 가부시키가이샤 , 파나소닉 주식회사 , 신꼬오덴기 고교 가부시키가이샤 , 후지쯔 가부시끼가이샤 , 소니 주식회사 , 샤프 가부시키가이샤 , 산요덴키가부시키가이샤 , 로무 가부시키가이샤 , 닛본 덴끼 가부시끼가이샤 , 가부시끼가이샤 도시바
发明人： 스가다다또모 , 이토도시히로 , 나카자와히데토 , 아카가와마사토시
IPC分类号： H01L21/52
CPC分类号： H01L24/81 , H01L23/49816 , H01L2224/05568 , H01L2224/05573 , H01L2224/13111 , H01L2224/13144 , H01L2224/16 , H01L2224/81054 , H01L2224/81191 , H01L2224/81192 , H01L2224/81193 , H01L2224/81203 , H01L2224/81801 , H01L2224/81894 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01049 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H05K3/3436 , H05K2203/085 , H05K2203/086 , Y02P70/613 , Y10T29/4913 , Y10T29/49144 , Y10T29/49149 , Y10T29/49197 , H01L2224/05624 , H01L2924/00014
摘要： PURPOSE: An electronic part mounting method is provided to mount an electronic part on a mounting substrate at room temperature without the pre-processing of a bonding member by using a soldering material with sufficient deformability as the bonding member. CONSTITUTION: An electronic part(31) and a mounting substrate(35) are positioned under a vacuum or inert gas atmosphere. The electronic part and the mounting substrate are connected with each other by interposing bonding members therebetween at room temperature without the pre-processing of a bonding surface of the bonding member. At least one bonding member is made of a soldering material. The solder material needs a vertical load of 100 g or less to change the height of a spherical bump with a predetermined diameter of 130 μm as much as 8 μm.
摘要翻译：目的：提供一种电子部件安装方法，用于在室温下将电子部件安装在安装基板上，而无需通过使用具有足够的可变形性的焊接材料作为接合部件对接合部件进行预处理。构成：电子部件（31）和安装基板（35）位于真空或惰性气体气氛下。电子部件和安装基板通过在室温下插入接合部件而不进行接合部件的接合面的预处理而相互连接。至少一个接合部件由焊接材料制成。焊料材料需要100g或更小的垂直载荷，以便将具有130μm的预定直径多达8μm的球形凸块的高度改变。

87. 发明公开

KR1020040050245A 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법 无效
标题翻译：薄膜晶体管，其制造方法，具有该液晶显示器的液晶显示器及其制造方法
公开(公告)号：KR1020040050245A
公开(公告)日：2004-06-16
申请号：KR1020020078017
申请日：2002-12-09
申请人： 삼성전자주식회사
发明人： 황성용 , 강성철 , 오원식 , 윤주영
IPC分类号： G02F1/136
CPC分类号： G02F1/13454 , G02F1/13452 , G02F1/13458 , G02F2202/022 , H01L24/11 , H01L24/13 , H01L24/81 , H01L27/1203 , H01L27/124 , H01L2224/05568 , H01L2224/05573 , H01L2224/13012 , H01L2224/13019 , H01L2224/13099 , H01L2224/131 , H01L2224/1358 , H01L2224/136 , H01L2224/16 , H01L2224/81193 , H01L2224/81801 , H01L2924/0001 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01042 , H01L2924/01049 , H01L2924/0105 , H01L2924/01057 , H01L2924/01058 , H01L2924/01073 , H01L2924/01074 , H01L2924/01082 , H01L2924/09701 , H01L2924/14 , H01L2924/014 , H01L2224/05599
摘要： PURPOSE: A thin film transistor, a manufacturing method thereof, an LCD(Liquid Crystal Display) having the same and a manufacturing method thereof are provided to enhance an electrical contact characteristic between a driving integrated circuit and an electrode pad. CONSTITUTION: A gate pad region(292) is comprised of the insulated first substrate(210), gate electrode pads(270a,270b) equipped on the first substrate(210), the first conductive bump(250) equipped on the gate electrode pads(270a,270b), a drive integrated circuit(500) electrically connected with the first conductive bump(250) and a non-conductive resin(600), as a fixing member, for maintaining the electrical connection state between the first conductive bump(250) and the drive integrated circuit(500). The first conductive bump(250) is comprised of the first protrusion member(251) and the first conductive coating layer(252). A data pad region(293) is comprised of the insulated first substrate(210), data electrode pads(280a,280b) equipped on the first substrate(210), the first conductive bump(250) equipped on the gate electrode pads(280a,280b), a drive integrated circuit(500) electrically connected with the first conductive bump(250) and a non-conductive resin(600), as a fixing member, for maintaining the electrical connection state between the first conductive bump(250) and the drive integrated circuit(500).
摘要翻译：目的：提供一种薄膜晶体管及其制造方法，具有该薄膜晶体管的LCD（液晶显示器）及其制造方法，以增强驱动集成电路和电极焊盘之间的电接触特性。构造：栅极焊盘区域（292）由绝缘的第一衬底（210），装配在第一衬底（210）上的栅电极焊盘（270a，270b），安装在栅电极焊盘上的第一导电凸块（250）（270a，270b），与第一导电凸块（250）电连接的驱动集成电路（500）和非导电树脂（600）作为固定部件，用于保持第一导电凸块 250）和驱动集成电路（500）。第一导电凸块（250）由第一突出构件（251）和第一导电涂层（252）构成。数据焊盘区域（293）由绝缘的第一衬底（210），装在第一衬底（210）上的数据电极焊盘（280a，280b），安装在栅电极焊盘（280a）上的第一导电凸块，280b），与第一导电凸块（250）电连接的驱动集成电路（500）和非导电树脂（600）作为固定部件，用于保持第一导电凸块（250）和第二导电凸块和驱动集成电路（500）。

88. 发明公开

KR1020040020962A 반도체 칩의 제조방법 失效
公开(公告)号：KR1020040020962A
公开(公告)日：2004-03-09
申请号：KR1020047000090
申请日：1998-01-22
申请人： 로무 가부시키가이샤
发明人： 히카타주니치 , 시바타가즈타카 , 야마구치츠네모리 , 모리후지다다히로 , 미야타오사무
IPC分类号： H01L23/12
CPC分类号： H01L23/544 , G01P3/488 , H01L21/563 , H01L23/3135 , H01L23/49575 , H01L23/49816 , H01L23/49827 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/85 , H01L24/90 , H01L25/0657 , H01L25/18 , H01L2223/54426 , H01L2224/05554 , H01L2224/1147 , H01L2224/13016 , H01L2224/13144 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/29101 , H01L2224/2919 , H01L2224/2929 , H01L2224/293 , H01L2224/2939 , H01L2224/29444 , H01L2224/29455 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/48465 , H01L2224/49171 , H01L2224/73203 , H01L2224/73204 , H01L2224/73207 , H01L2224/73265 , H01L2224/78281 , H01L2224/78301 , H01L2224/81136 , H01L2224/8114 , H01L2224/81193 , H01L2224/8121 , H01L2224/81815 , H01L2224/81903 , H01L2224/83101 , H01L2224/83104 , H01L2224/83136 , H01L2224/8319 , H01L2224/83851 , H01L2224/83856 , H01L2224/83907 , H01L2224/85181 , H01L2224/90 , H01L2224/92247 , H01L2225/0651 , H01L2225/06513 , H01L2225/06555 , H01L2225/06562 , H01L2225/06582 , H01L2225/06586 , H01L2225/06593 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01058 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/0781 , H01L2924/07811 , H01L2924/10162 , H01L2924/10253 , H01L2924/12044 , H01L2924/14 , H01L2924/181 , H01L2924/18161 , H01L2924/00 , H01L2924/3512 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
摘要： 본 발명은 반도체장치 및 그 제조방법에 관한 것으로서, 반도체장치는 제 1 및 제 2 반도체 칩(14, 16)을 포함하고, 제 1 반도체 칩(14)의 표면에는 복수의 제 1 전극이 형성되고, 제 2 반도체 칩(16)의 표면에도 또 복수의 제 2 전극이 형성되며, 각각의 표면이 대향하고, 이것에 의해 복수의 제 1 전극과 복수의 제 2 전극이 각각 접속되고, 각각의 표면에는 또한 회로소자가 형성되고, 이 회로소자는 제 1 반도체 칩 및 제 2 반도체 칩에 의해 덮여 감추어지며, 제 1 반도체 칩(14) 및 제 2 반도체 칩(16)의 접속부분은 방습성이 우수한 합성수지로 패키지(26)되며, 제 1 반도체 칩(14) 및 제 2 반도체 칩(16)의 전체가 밀착성이 우수한 제 2 합성수지로 패키지(22)된 것을 특징으로 한다.

89. 发明公开

KR1020040012951A 실장 방법 및 장치 无效
标题翻译：安装方法和设备
公开(公告)号：KR1020040012951A
公开(公告)日：2004-02-11
申请号：KR1020037016593
申请日：2002-06-12
申请人： 토레이 엔지니어링 컴퍼니, 리미티드
发明人： 야마우찌아끼라
IPC分类号： H05K3/34
CPC分类号： H01L21/4864 , H01L24/75 , H01L24/81 , H01L2224/75 , H01L2224/7501 , H01L2224/751 , H01L2224/81013 , H01L2224/81075 , H01L2224/81093 , H01L2224/81193 , H05K3/3489 , H01L2224/75301 , H01L2924/00014
摘要： 본 발명은 금속 접합부(4, 5)를 구비한 피접합물 끼리를 접합하기 전에 양 피접합물 사이에 형성되는 간극 내에 에너지파 혹은 에너지 입자의 유동 영역(9)을 형성하고, 유동하는 에너지파 혹은 에너지 입자에 의해 양 피접합물의 금속 접합부(4, 5)의 표면을 실질적으로 동시 세정하고, 세정에 의해 표면이 활성화된 양 피접합물의 금속 접합부(4, 5) 끼리를 접합하는 것을 특징으로 하는 실장 방법 및 실장 장치이다. 기본적으로 챔버를 요하지 않게 되며, 또 대량의 특수 가스의 사용도 불필요해지며 금속 접합부(4, 5)의 표면을 효율좋게 세정하여 활성화할 수 있고, 상온 접합 혹은 저온에서의 접합이 가능해진다.

90. 发明公开

KR1020030051276A 반도체 장치 및 그 제조 방법 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020030051276A
公开(公告)日：2003-06-25
申请号：KR1020020078770
申请日：2002-12-11
申请人： 가부시끼가이샤 도시바
发明人： 나까오미쯔히로
IPC分类号： H01L21/60
CPC分类号： H01L24/81 , H01L21/563 , H01L23/3128 , H01L25/105 , H01L2224/13144 , H01L2224/45144 , H01L2224/73203 , H01L2224/81193 , H01L2224/81801 , H01L2225/1023 , H01L2225/107 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/15311 , H01L2924/3511 , H01L2924/00
摘要： PURPOSE: To increase the quality of a semiconductor device and make the device compact by suppressing electrical connection failure and the decline in an yield along with the narrowing of pitches. CONSTITUTION: A chip 1 and a substrate 3 are disposed in such a manner that a gold-made stud bump 2 formed on one principal plane of the semiconductor chip 1 and a copper-made inner lead 4 formed on one principal plane of the chip mount substrate 3 are opposite to each other. The lead 4 is formed in such a shape that its width is the same as or smaller than that of the bump 2, and is formed with a tin plating thin film 5 on the surface by an electroless plating method. Between the chip 1 and the substrate 3, a sealing resin 6 is disposed which is hardened at a temperature between about 160°C and 200°C to show an adhesive power. The chip 1, the substrate 3, and the resin 6 are thermocompression-bonded at about 180°C until an end part 2a of the bump 2 becomes abutted against the lead 4 and the width of the bump 2 becomes nearly the same as that of an edge part of the end of the lead 4 to conduct a connection between the bump 2 and the lead 4 via a thin film 5 and sealing of a space between the chip 1 and the substrate 3 in a batch process.
摘要翻译：目的：为了提高半导体器件的质量，通过抑制电连接故障和产量下降以及间距变窄，使设备紧凑。构成：芯片1和基板3以这样的方式设置，使得形成在半导体芯片1的一个主平面上的金制凸块2和形成在芯片安装件的一个主平面上的铜制内部引线4 基板3彼此相对。引线4形成为与凸块2的宽度相同或更小的形状，并且通过化学镀方法在表面上形成镀锡薄膜5。在芯片1和基板3之间，设置密封树脂6，其在约160℃和200℃之间的温度下硬化以显示粘合力。芯片1，基板3和树脂6在约180℃下进行热压接，直到凸块2的端部2a与引线4相接触，凸块2的宽度几乎与引线4的端部的边缘部分，以通过薄膜5来引导凸块2和引线4之间的连接，并且在间歇工艺中密封芯片1和基板3之间的空间。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式