专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明公开

KR1020080080656A 열경화성 도전 페이스트 및 그것을 사용하여 형성한 외부전극을 가진 적층 세라믹 부품 有权
标题翻译：具有外部电极的热导电导电材料和多层陶瓷组件，其通过使用这种热导电导电材料形成
公开(公告)号：KR1020080080656A
公开(公告)日：2008-09-04
申请号：KR1020087017879
申请日：2006-12-21
申请人： 나믹스 코포레이션
发明人： 이카라시센이치 , 요코하마기미노리
IPC分类号： H01G4/12 , H01B1/00 , H01B1/22
CPC分类号： H01G4/2325 , H01B1/22 , H01C1/148 , H01C7/18 , H01G4/30
摘要： Disclosed is a thermosetting conductive paste which enables to attain excellent connection between external and internal electrodes when the paste is used for forming an external electrode of a multilayer ceramic electronic component. This a thermosetting conductive paste also enables to obtain an external electrode which is suitable for mounting on a substrate and plating, while having good electrical characteristics (such as capacitance and tan delta). Specifically disclosed is a thermosetting conductive paste containing (A) a metal powder having a melting point not less than 700°C, (B) a metal powder having a melting point more than 300°C but less than 700°C, and (C) a thermosetting resin.
摘要翻译：公开了一种热固性导电浆料，其能够在将糊料用于形成多层陶瓷电子部件的外部电极时实现外部和内部电极之间的良好的连接。这种热固性导电膏还能够获得适合于安装在基板和电镀上的外部电极，同时具有良好的电特性（诸如电容和tanδ）。具体公开了含有（A）熔点不低于700℃的金属粉末，（B）熔点大于300℃但小于700℃的金属粉末的热固性导电膏，（C ）热固性树脂。

82. 发明公开

KR1020080043268A 칩 저항기 및 그 제조 방법 无效
标题翻译：芯片电阻及其制造工艺
公开(公告)号：KR1020080043268A
公开(公告)日：2008-05-16
申请号：KR1020077029737
申请日：2006-06-20
申请人： 로무 가부시키가이샤
发明人： 요네다마사끼
IPC分类号： H01C7/00 , H01C17/06
CPC分类号： H01C7/22 , H01C1/148 , H01C7/003 , H01C17/006 , Y10T29/49099
摘要： A chip resistor (1) comprising a chip substrate (2), a pair of terminal electrodes (3, 4) formed on the upper surface of the substrate (2) while spaced apart from each other, and a meandering resistor film (5) formed between the pair of terminal electrodes (3, 4). Each terminal electrode (3, 4) has an inner edge (3a, 4a) inclining obliquely from one side face (2a) toward the other side face (2b) of the substrate (2), wherein a portion of each inner edge (3a, 4a) close to the resistor film (5) is connected electrically with a thin width portion (7, 8) extending integrally outward from the end face (5a, 5b) of the resistor film (5).
摘要翻译：一种片状电阻器（1），包括芯片基板（2），形成在所述基板（2）的上表面上并彼此间隔开的一对端子电极（3,4）和曲折电阻膜（5）形成在一对端子电极（3,4）之间。每个端子电极（3,4）具有从一个侧面（2a）向基板（2）的另一个侧面（2b）倾斜倾斜的内边缘（3a，4a），其中每个内边缘（3a）的一部分，4a）靠近电阻膜（5）与从电阻膜（5）的端面（5a，5b）整体向外延伸的薄宽度部分（7,8）电连接。

83. 发明授权

KR100709914B1 적층형 칩 배리스터 失效
标题翻译：多层芯片压敏电阻
公开(公告)号：KR100709914B1
公开(公告)日：2007-04-24
申请号：KR1020060034137
申请日：2006-04-14
申请人： 티디케이가부시기가이샤
发明人： 모리아이,카츠나리 , 마츠오카,다이 , 사이토,요
IPC分类号： H01L29/93
CPC分类号： H01C7/18 , H01C1/148 , H01C7/1006 , H01C7/112
摘要： 적층형 칩 배리스터(varistor)는 복수의 배리스터부가 소정의 방향을 따라 배치되어 있는 적층체, 및 복수의 단자전극을 구비한다. 각 배리스터부는 전압 비직선 특성을 발현하는 배리스터층, 및 배리스터층을 사이에 두도록 배치되는 복수의 내부전극을 갖는다. 각 단자전극은 적층체의 외표면 중 소정의 방향에 평행한 제 1 외표면에 배치되는 동시에, 복수의 내부전극 중 대응하는 내부전극에 각각 전기적으로 접속된다. 복수의 내부전극은 복수의 내부전극 중 서로 이웃하는 내부전극끼리에 있어서 서로 겹치는 제 1 전극부분과, 제 1 전극부분으로부터 제 1 외표면에 노출되도록 인출된 제 2 전극부분을 포함하고 있다. 복수의 단자전극은 대응하는 내부전극에 제 2 전극부분을 통해서 전기적으로 접속된다.
적층형 칩 배리스터, 배리스터 소체, 외부전극, 내부전극, 단자전극

84. 发明授权

KR100694383B1 표면 실장형 서미스터 失效
标题翻译：表面贴装型热敏电阻
公开(公告)号：KR100694383B1
公开(公告)日：2007-03-12
申请号：KR1020030064409
申请日：2003-09-17
申请人： 주식회사 엘에스
发明人： 한준구 , 최수안 , 고창모 , 이안나 , 이종환 , 김주담 , 이종호 , 김동현
IPC分类号： H01C17/00
CPC分类号： H05K3/3442 , H01C1/148 , H01C7/008 , H05K2201/09181 , H05K2201/09381 , H05K2201/10636 , Y02P70/611 , Y02P70/613
摘要： 본 발명에 따른 서미스터는, 박판 저항소자의 양면에 각각 분리되어 형성되는 전극의 패턴을, 비전도성 갭을 사이에 두고 상호 대칭적으로 맞물린 형상이 되게 한다. 따라서, 구조적 비대칭성에 의해 생기는 툼스톤 현상을 근원적으로 방지할 수 있다. 또한, 서미스터의 양측면에 홈을 형성하고, 서미스터의 양면에 형성된 전극을 서로 전기적으로 연결하는 연결부를, 이 홈 안쪽을 통하여 또는 이 홈을 제외한 측면부를 통하여 형성한다. 따라서, 연결부에 균열이 생기더라도 균열이 서미스터의 측면을 따라 연결부 전체로 전파되는 것을 방지할 수 있다.
서미스터, PTC(Positive Temperature Coefficient), 툼스톤(Tombstone) 현상, 대칭, 균열

85. 发明授权

KR100668977B1 써지전압 보호용 소자 失效
标题翻译：保护电压的元件
公开(公告)号：KR100668977B1
公开(公告)日：2007-01-16
申请号：KR1020050055947
申请日：2005-06-27
申请人： 삼성전자주식회사
发明人： 김희만 , 아츠히사오가와
IPC分类号： H02H9/04
CPC分类号： H01C7/102 , H01C1/148 , H01C7/10 , H05K1/0254 , H05K1/181
摘要： 본 발명은 제어장치 및 그 제어방법에 관한 것이다. 본 발명에 따른 써지전압 보호용 소자는, 육면체 형상을 이루며 바리스터 물질이 충전된 바디와; 상기 바디의 일측면에 상하방향으로 부착되는 한쌍의 입력신호전극과; 상기 바디의 일측면에 대향되는 타측면에 상하방향으로 부착되는 한쌍의 출력신호전극과; 상기 바디의 상부면에 부착되는 접지전극과; 상기 입력신호전극 및 상기 출력신호전극을 각각 연결하는 적어도 한쌍의 신호연결전극판과; 상기 접지전극에 접촉하는 접지판을 포함하는 것을 특징으로 한다. 이에 의하여 써지전압으로부터 전기회로를 보호함과 동시에 전송선로상의 임피던스 불일치로 인하여 발생하는 전송신호의 열화를 방지할 수 있고 이에 따라 HDMI 와 같은 최근의 신호전송 규격도 충족시킬 수 있다.

86. 发明公开

KR1020070000306A 써지전압 보호용 소자 失效
标题翻译：保护电压的元件
公开(公告)号：KR1020070000306A
公开(公告)日：2007-01-02
申请号：KR1020050055947
申请日：2005-06-27
申请人： 삼성전자주식회사
发明人： 김희만 , 아츠히사오가와
IPC分类号： H02H9/04
CPC分类号： H01C7/102 , H01C1/148 , H01C7/10 , H05K1/0254 , H05K1/181
摘要： An element for protecting a surge voltage is provided to minimize the volume of element by making the element having surge voltage protection and impedance matching functions in the form of a single chip. In an element for protecting a surge voltage, a body(11a) has a hexahedral shape and is charged with varistor material. A pair of input signal electrodes(12a) are attached to one side of the body(11a) in up/down directions. A pair of output signal electrodes(13a) are attached to the other side of the body(11a) in the up/down directions. A ground electrode(14a) is attached to an upper surface of the body(11a). At least a pair of signal connection electrode plates(15a) connect the input signal electrode(12a) and the output signal electrode(13a). A ground plate is contacted to the ground electrode(14a).
摘要翻译：提供了用于保护浪涌电压的元件，以通过使元件具有单芯片形式的浪涌电压保护和阻抗匹配功能来最小化元件的体积。在用于保护浪涌电压的元件中，主体（11a）具有六面体形状并且用非线性电阻材料充电。一对输入信号电极（12a）在上下方向上安装在主体（11a）的一侧。一对输出信号电极（13a）在上下方向上安装在主体（11a）的另一侧。接地电极（14a）附接到主体（11a）的上表面。至少一对信号连接电极板（15a）连接输入信号电极（12a）和输出信号电极（13a）。接地板与接地电极（14a）接触。

87. 发明公开

KR1020060118009A 칩 저항기 및 그 제조 방법 失效
标题翻译：芯片电阻及其制造方法
公开(公告)号：KR1020060118009A
公开(公告)日：2006-11-17
申请号：KR1020067018834
申请日：2005-03-23
申请人： 로무 가부시키가이샤
发明人： 다니무라,마사노리 , 쯔까다도라유끼 , 다나까고오사꾸
IPC分类号： H01C3/00 , H01C17/00
CPC分类号： H01C17/281 , H01C1/148 , H01C7/003 , H01C17/006 , Y10T29/49099
摘要： A chip resistor (A1) is provided with a chip-shaped resistor (1), two electrodes (31) provided apart from each other on a bottom plane (1a) of the resistor, and an insulating film (21) provided between the two electrodes. Each electrode (31) is provided with an overlapping part (31c) that overlaps with the insulating film (21) when viewed in a vertical direction.
摘要翻译：芯片电阻器（A1）设置有芯片形电阻器（1），在电阻器的底平面（1a）上彼此分开设置的两个电极（31）和设置在电阻器电极。当在垂直方向上观察时，每个电极（31）设置有与绝缘膜（21）重叠的重叠部分（31c）。

88. 发明公开

KR1020060103864A ＰＰＴＣ 층들 사이에 능동 소자를 갖는 표면 장착식 다층전기 회로 보호 장치 无效
标题翻译：表面安装具有PPTC层之间有源元件的多层电路保护装置
公开(公告)号：KR1020060103864A
公开(公告)日：2006-10-04
申请号：KR1020060027231
申请日：2006-03-27
申请人： 티이 커넥티비티 코포레이션
发明人： 몬토야웨이니 , 나바로루이스에이. , 월쉬세실리아에이. , 미코라쟈크아드리안피.
IPC分类号： H01C1/14 , H01C7/06
CPC分类号： H01C7/18 , H01C1/148 , H01C7/021 , H01L2224/40245 , H02H3/10 , H02H9/026 , H02H9/042 , Y10T29/41 , Y10T29/49085
摘要： 표면 장착식 전기 회로 보호 장치(10)는 제1 중합체성 정온도 계수(PPTC) 저항 소자(16), 제2 PPTC 저항 소자(18), 및 제1 및 제2 PPTC 소자들 사이에 위치되어 그들과 열 접촉하는 평탄 제너 다이오드 칩과 같은 적어도 하나의 발열 전기 부품(20)을 한정하는 층들을 포함하여, 부품을 통과하는 임계치 수준을 초과하는 전류가 PPTC 저항 소자로 전달되어 제1 또는 제2 PPTC 소자들 중 적어도 하나, 양호하게는 양자를 고저항 상태로 트립시키는(tripping) 열을 부품에 인가한다. 일련의 모서리 형태의 단자 전극(22, 24, 26)은 제1 및 제2 PPTC 소자 및 전기 부품의 인쇄 회로 보드와 같은 전기 회로 기판에 대한 표면 장착식 연결을 가능케 한다. 장치를 제조하기 위한 방법도 개시된다.
PPTC 저항 소자, 발열 소자, 전기 회로 보호 장치, 단자 전극, 금속 포일 층

89. 发明公开

KR1020040055621A 다중층 칩 배리스터 및 그 제조 방법 有权
标题翻译：包括在多个体内和外部电极之间形成的玻璃层的多层芯片变体及其制造方法
公开(公告)号：KR1020040055621A
公开(公告)日：2004-06-26
申请号：KR1020030091830
申请日：2003-12-16
申请人： 티디케이가부시기가이샤
发明人： 타케하나마키카즈 , 히로세오사무 , 오치아이토시아키
IPC分类号： H01C7/10
CPC分类号： H01C17/283 , H01C1/148 , H01C7/102 , H01C7/18
摘要： PURPOSE: A multilayer chip varistor and a method of manufacturing the same are provided to prevent a degradation of varistor characteristics during plating of the surfaces of outer electrodes. CONSTITUTION: A multilayer chip varistor(100) comprises a varistor body(1) including a plurality of varistor layers(1a,1b,1c) and inner electrodes(2a,2b) interposed between the inner electrodes; outer electrodes(3a) arranged on ends of the varistor body and connected to the inner electrodes; and glass layers(4) interposed between the varistor body and the outer electrodes. A method of manufacturing a multilayer chip varistor comprises a step of forming a varistor body including varistor layers and inner electrodes; a step of applying a conductive paste containing a glass material on ends of the varistor body; and a step of baking the conductive paste so as to form glass layers between the varistor body and the outer electrodes by melting the glass material contained in the conductive paste.
摘要翻译：目的：提供一种多层芯片变阻器及其制造方法，以防止外电极表面电镀过程中变阻器特性的劣化。构成：多层片状变阻器（100）包括：包含多个可变电阻层（1a，1b，1c）的变阻器主体（1）和位于内部电极之间的内部电极（2a，2b）外部电极（3a），布置在可变压敏电阻体的端部并连接到内部电极; 以及介于压敏电阻体与外电极之间的玻璃层（4）。一种制造多层芯片变阻器的方法包括形成包括变阻器层和内部电极的可变电阻体的步骤; 在所述可变电阻体的端部上涂敷含有玻璃材料的导电膏的工序; 以及通过熔化包含在导电浆料中的玻璃材料，烘烤导电浆料以形成可变压敏电阻体和外部电极之间的玻璃层的步骤。

90. 发明授权

KR100413719B1 표면 장착 서지 흡수기와 서지 흡수기용 표면 장착 캡 失效
标题翻译： 표면장착서지흡수기와서지흡수기용표면장착캡
公开(公告)号：KR100413719B1
公开(公告)日：2003-12-31
申请号：KR1020010020164
申请日：2001-04-16
申请人： 후쿠야나기 히사요시
发明人： 후쿠야나기히사요시
IPC分类号： H01T4/02
CPC分类号： H01C1/148 , H01T4/04 , H01T4/12
摘要： Surface mounting caps 14 are placed onto both ends of a cylindrical housing 12 of a surge absorber element 10. The surface mounting cap 14 is formed by pressing a phosphor bronze plate, and comprises a cap bottom section 30 and a flange section 16. The flange section 16 grabs the outer peripheral end of the cylindrical housing 12 and lead lines 26 of the surge absorber element 10 are snapped and maintained by a binding section 38 provided at the cap bottom section 30
摘要翻译：表面安装帽14放置在浪涌吸收器元件10的圆柱形壳体12的两端。表面安装帽14通过压制磷青铜板形成，并且包括帽底部分30和法兰部分16.法兰部分部分16抓住圆柱形壳体12的外周边端部，并且浪涌吸收器元件10的引线26通过设置在帽底部分30上的接合部分38扣合并保持。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式