专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明公开

KR1020040067773A 반도체 집적회로 失效
标题翻译：半导体IC及其测试系统，特别提高了测试时间的准确性
公开(公告)号：KR1020040067773A
公开(公告)日：2004-07-30
申请号：KR1020030034366
申请日：2003-05-29
申请人： 가부시끼가이샤 르네사스 테크놀로지
发明人： 타니무라마사아키
IPC分类号： G01R31/303
CPC分类号： G11C29/50 , G01R31/31725 , G01R31/31905 , G01R31/31937 , G11C11/401 , G11C29/028 , G11C29/50012
摘要： PURPOSE: A semiconductor IC and a test system for testing an interface part of the same are provided to test the interface part with high accuracy of timing as well as a test system for performing such a test. CONSTITUTION: A semiconductor IC includes a pin part(8), internal circuit(2-6), an interface part(7), an expectation value generation circuit(11), a comparison circuit(12), and a waveform generation circuit(13). The pin part includes a plurality of pins. The interface part is used for producing operation signals for operating the internal circuits and outputting read data to the outside through the pin part. At a first test mode, the expectation value generation circuit generates an expectation value of the operation signal of the interface part according to a first test signal. At this time, the comparison circuit outputs a compared result between the operation signal and the expectation value of the operation signal. At a second mode, the waveform generation circuit supplies a second test signal to the interface part. At this time, the interface part outputs test output signals having the same waveform to the outside.
摘要翻译：目的：提供一种用于测试其接口部分的半导体IC和测试系统，以高精度定时测试接口部分以及用于执行此类测试的测试系统。构成：半导体IC包括引脚部分（8），内部电路（2-6），接口部分（7），期望值产生电路（11），比较电路（12）和波形发生电路 13）。销部分包括多个销。接口部分用于产生用于操作内部电路的操作信号，并通过引脚部分向外部输出读取数据。在第一测试模式下，期望值产生电路根据第一测试信号产生接口部分的操作信号的期望值。此时，比较电路输出运算信号与运算信号的期望值之间的比较结果。在第二模式下，波形发生电路向接口部提供第二测试信号。此时，接口部向外部输出具有相同波形的测试输出信号。

82. 发明公开

KR1020040063428A 공정 중의 칩 상의 변화를 용이하게 모니터링할 수 있는스피드 비닝 테스트 회로를 구비한 반도체 장치, 및 그테스트 방법 有权
标题翻译：具有用于监测制造工艺中的OCV（切片变化）的速度结合测试电路的半导体器件及其测试方法
公开(公告)号：KR1020040063428A
公开(公告)日：2004-07-14
申请号：KR1020030000839
申请日：2003-01-07
申请人： 삼성전자주식회사
发明人： 이회진
IPC分类号： H01L21/822 , H01L27/04 , G01R31/26 , H01L21/66
CPC分类号： G11C29/025 , G01R31/31718 , G01R31/31725 , G11C29/02 , G11C29/50012
摘要： PURPOSE: A semiconductor device having a speed binning test circuit for monitoring an OCV(On Chip Variation) in a fabrication process and a testing method thereof are provided to minimize a speed prediction error in chip operation by inserting a speed correlation circuit pattern into a peripheral boundary of a core block. CONSTITUTION: A semiconductor device having a speed binning test circuit for monitoring an OCV in a fabrication process includes a first speed correlation circuit, a second speed correlation circuit, a third speed correlation circuit, a fourth speed correlation circuit, and a plurality of pads. The first speed correlation circuit(120) is used for outputting the first delay signal for delaying a final delay signal. The second speed correlation circuit(130) is used for outputting the second delay signal for delaying the first delay signal. The third speed correlation circuit(140) is used for outputting the third delay signal for delaying the second delay signal. The fourth speed correlation circuit(150) is used for outputting the fourth delay signal for delaying the third delay signal. The pads(160) are connected to output terminals of unit delay circuits.
摘要翻译：目的：提供一种具有用于在制造过程中监视OCV（片上变化）的速度合并测试电路的半导体器件及其测试方法，以通过将速度相关电路图案插入外设来最小化芯片操作中的速度预测误差核心块的边界。构成：具有用于在制造工艺中监视OCV的速度合并测试电路的半导体器件包括第一速度相关电路，第二速度相关电路，第三速度相关电路，第四速度相关电路和多个焊盘。第一速度相关电路（120）用于输出用于延迟最终延迟信号的第一延迟信号。第二速度相关电路（130）用于输出用于延迟第一延迟信号的第二延迟信号。第三速度相关电路（140）用于输出用于延迟第二延迟信号的第三延迟信号。第四速度相关电路（150）用于输出用于延迟第三延迟信号的第四延迟信号。焊盘（160）连接到单位延迟电路的输出端。

83. 发明授权

KR100438462B1 집적 회로들 간의 라인 시스템 또는 회로망에서 신호 전파 시간을 조절/조정하기 위한 방법 및 장치 失效
标题翻译： 집적회로들들템템절절절절절장장장및및및및및및및및및및및및및및및및및및및및및
公开(公告)号：KR100438462B1
公开(公告)日：2004-07-03
申请号：KR1020010005077
申请日：2001-02-02
申请人： 인피니언 테크놀로지스 아게
发明人： 머프,시몬
IPC分类号： G01R31/317
CPC分类号： H05K1/0248 , G01R31/3016 , G01R31/31725 , H01L21/485 , H05K1/0268 , H05K1/162 , H05K2201/10689 , H05K2203/107 , H05K2203/171 , H05K2203/175
摘要： A method and a device adapt/tune signal transit times on line systems or networks between integrated circuits which are mounted on printed circuit boards. Fine tuning of differences in transit times can be easily carried out by capacitive load structures disposed on conductor tracks in the vicinity of chip housings of the integrated circuits on the printed circuit boards by disconnecting connecting lines using a cutting laser.
摘要翻译：一种方法和设备在安装在印刷电路板上的集成电路之间的线路系统或网络上调整/调整信号传输时间。通过使用切割激光器断开连接线，通过布置在印刷电路板上的集成电路的芯片外壳附近的印制导线上的电容性负载结构可以容易地执行传输时间差异的微调。

84. 发明授权

KR100328616B1 ＩＣ시험장치의 스큐조정방법 및 그 방법에 사용되는 의사 디바이스 失效
标题翻译： IC测试仪器和PSEUDO器件中的SKEW调整方法用于该方法
公开(公告)号：KR100328616B1
公开(公告)日：2002-03-14
申请号：KR1019990011745
申请日：1999-04-03
申请人： 가부시키가이샤 아드반테스트
发明人： 나가이히로유키
IPC分类号： G01R31/26 , H01L21/66
CPC分类号： G01R31/31725 , G01R31/3191
摘要： 복수매의핀카드와 IC소켓을구비한 IC시험장치의스큐조정을정확하게행할수 있는스큐조정방법및 이방법에사용하는의사디바이스를제공한다. IC소켓(10)의단자에접속되는복수매의핀카드(11A 내지 11N)중어느하나(11N)를기준핀카드로정하고, IC소켓에장착되었을때 상기기준핀카드(11N)에대하여다른핀카드중하나를 IC소켓을통하여전기적으로접속하는의사디바이스(12)를복수개준비하고, 상기의사디바이스를순차적으로 IC소켓에장착하여상기다른핀카드의모든드라이버(DR)를순차적으로상기기준핀카드의전압비교기(CP)에접속하고, 각핀카드의드라이버의지연위상을기준으로정한지연위상과합치하도록각 핀카드의가변지연회로(DRY1, DRY2)를조정한다.

85. 发明公开

KR1020000026227A 가변 클럭 오퍼레이션을 갖는 마이크로 프로세서 失效
标题翻译：具有可变时钟操作的微处理器
公开(公告)号：KR1020000026227A
公开(公告)日：2000-05-15
申请号：KR1019980043680
申请日：1998-10-19
申请人： 현대반도체 주식회사
发明人： 방대성
IPC分类号： G06F15/76
CPC分类号： G01R31/31725 , G01R31/31727 , G06F1/08
摘要： PURPOSE: A micro processor having a variable clock operation is provided to minimize a power consumption by maintaining a clock signal at a low level when a micro processor is at an idle state. CONSTITUTION: A critical path operation(CPO) is composed in an inner portion of a micro processor(20). An input clock of the micro processor(20) is connected to an output signal of a phased locked loop(PLL) circuit(22). An output signal of the micro processor(20) is inputted to a decis ion circuit(23). An output signal of the decis ion circuit(23) is inputted to a multiplexer(MUX) unit(24). An output signal of the MUX unit(24) is inputted to a control unit(25). An output signal of the control unit(25) is inputted to the PLL circuit(22). An operation speed of the micro processor(20) is determined by an input clock of the PLL circuit(22). Data with n bits is recorded in an external memory unit(26) and is provided to the control unit(25).
摘要翻译：目的：提供具有可变时钟操作的微处理器，以在微处理器处于空闲状态时将时钟信号保持在低电平来最小化功耗。构成：关键路径操作（CPO）由微处理器（20）的内部组成。微处理器（20）的输入时钟连接到相位锁定环（PLL）电路（22）的输出信号。微处理器（20）的输出信号被输入到判定电路（23）。决定电路（23）的输出信号被输入到多路复用器（MUX）单元（24）。 MUX单元（24）的输出信号被输入到控制单元（25）。控制单元（25）的输出信号被输入到PLL电路（22）。微处理器（20）的操作速度由PLL电路（22）的输入时钟决定。具有n位的数据被记录在外部存储单元（26）中，并被提供给控制单元（25）。

86. 发明授权

KR1019900006283B1 전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디-스큐우잉(De-skewing)방법 및 장치 无效
标题翻译：电子测试设备中引脚电子接口电路的自动去偏置方法和装置
公开(公告)号：KR1019900006283B1
公开(公告)日：1990-08-27
申请号：KR1019820004757
申请日：1982-10-23
申请人： 훼어챠일드카메라앤드인스트루먼트코포레이션
发明人： 루도르에프.가르시아
IPC分类号： G01R31/28
CPC分类号： G01R31/31725 , G01R31/3191
摘要： The method steps involved are as follows. First, the reference driver (18a) is connected to the second comparator (30b) by closure of contacts (K11,K13,K22) of the magnetic reed contact relays, all other contacts being open. The skew of the comparator is then determined by high speed counters using repetitive sampling. The relays are actuated to close contacts (K12,K13,K21) so as to connect the pin 2 driver (18b) to the pin 1 comparator (300). The leading-and trailing- edge skew are then determined for the pin 2 driver. The reference pin, pin 1, is then taken out of circuit by opening all the relay contacts. Then the pin 2 driver (18b) is connected with the pin 3 comparator (30c) through relay contacts (K21,K23,K32).
摘要翻译：所涉及的方法步骤如下。首先，参考驱动器（18a）通过闭合磁簧接触继电器的触点（K11，K13，K22）连接到第二比较器（30b），所有其它触点都是断开的。然后通过使用重复采样的高速计数器确定比较器的偏移。继电器被致动以闭合触点（K12，K13，K21），以将引脚2驱动器（18b）连接到引脚1比较器（300）。然后针对引脚2驱动器确定引导和后沿偏移。然后，通过打开所有继电器触点，将引脚1引脚1从电路中取出。然后，引脚2驱动器（18b）通过继电器触点（K21，K23，K32）与引脚3比较器（30c）连接。

87. 发明公开

KR1020160140667A 직접 회로 동적 디-에이징 审中-实审
标题翻译： - 集成电路动态去除
公开(公告)号：KR1020160140667A
公开(公告)日：2016-12-07
申请号：KR1020167026935
申请日：2015-03-04
申请人： 퀄컴 인코포레이티드
发明人： 리우,조나단 , 이브라히모빅,자스민스마일라 , 디펜더퍼,잔크리스찬 , 아우욘,카를로스
IPC分类号： H03K3/012 , H03K3/03 , H03K5/01 , H03K19/003 , G01R31/28 , G01R31/317 , G05B11/01 , H03K5/00
CPC分类号： G05B11/01 , G01R31/2882 , G01R31/31725 , H03K3/012 , H03K3/0315 , H03K5/01 , H03K19/00384 , H03K2005/00013 , Y10T307/852
摘要： 집적회로는에이징센서로에이징을측정함으로써회로에이징을동적으로보상한다. 에이징센서는에이징및 언-에이징컨디션들둘 다에서회로속도들을측정하기위해동일한회로를이용한다. 예시적인에이징센서는 2개의지연라인들을포함한다. 지연라인들은정적에이징상태에있도록제어되거나, 또는지연라인들은주파수가에이징에의해느려지는에이징된상태또는주파수가에이징에의해느려지지않는비-에이징된상태에서동작할수 있는링 오실레이터를형성하도록커플링된다. 집적회로는동적전압및 주파수스케일링을위해에이징측정들을이용한다. 동적전압및 주파수스케일링은에이징측정들에기초하여주기적으로업데이트되는동작주파수및 대응하는전압의테이블을이용한다. 집적회로는테이블을업데이트하도록에이징측정들과회로성능간의관계에관한정보를이용한다.
摘要翻译：集成电路通过老化传感器测量老化来动态地补偿电路老化。老化传感器使用相同的电路来测量老化和非老化条件下的电路速度。示例性老化传感器包括两个延迟线。延迟线被控制为处于静态老化状态，或者延迟线被耦合以形成环形振荡器，该环形振荡器可以在衰老状态下操作，其中频率由于老化而衰减，或者在频率不慢的未老化状态通过老化集成电路使用老化测量动态电压和频率缩放。动态电压和频率缩放使用基于老化测量周期更新的工作频率表和相应的电压表。集成电路使用有关老化测量和电路性能之间关系的信息来更新表。

88. 发明公开

KR1020160075737A 인터커넥트 리타이머 강화 审中-实审
标题翻译：互连退火增强
公开(公告)号：KR1020160075737A
公开(公告)日：2016-06-29
申请号：KR1020167013931
申请日：2013-12-26
申请人： 인텔 코포레이션
发明人： 프로엘리치다니엘에스 , 다스샤르마데벤드라
IPC分类号： G06F11/22 , G06F11/263 , G06F13/42
CPC分类号： G01R31/31703 , G01R31/31725 , G01R31/3177 , G06F11/221 , H04B3/46 , G06F11/263 , G06F13/4265
摘要： 검사패턴및 오류보고시퀀스를포함하는검사모드신호가생성된다. 검사모드신호는하나이상의확장디바이스및 둘이상의서브링크를포함하는링크를통해전송된다. 검사모드신호는서브링크중 특정서브링크를통해전송되고수신디바이스에의해특정서브링크상의오류를식별하는데사용된다. 오류보고시퀀스는복수개의서브링크내 서브링크의오류상태를기술하는오류정보와함께인코딩된다.
摘要翻译：生成测试模式信号以包括测试模式和错误报告序列。测试模式信号在包括一个或多个扩展设备和两个或更多个子链接的链路上发送。测试模式信号将被发送在特定的一个子链路上，并且由接收设备使用以识别特定子链路上的错误。错误报告序列将用错误信息进行编码，以描述多个子链接中的子链接的错误状态。

89. 发明授权

KR101565098B1 신호 입력시간 측정 장치 有权
标题翻译：输入信号输入时间测量装置
公开(公告)号：KR101565098B1
公开(公告)日：2015-11-02
申请号：KR1020140052064
申请日：2014-04-30
申请人： 한국항공우주연구원
发明人： 장재원 , 김태식 , 현정욱
IPC分类号： G04F10/04
CPC分类号： G01R31/31725 , G04F10/005
摘要： 본발명은신호가입력된시간을측정하는장치에관한것으로서, 보다상세하게는지연회로를이용하여기준클럭보다더 정밀하게신호의입력시간을측정하기위한신호입력시간측정장치를제공한다.
摘要翻译：本发明涉及一种测量信号输入时间的装置。更具体地，本发明提供了一种用于测量信号输入时间的装置，其通过使用延迟电路来测量信号比参考时钟更准确地输入信号的时间。用于测量信号输入时间的装置包括：信号输入单元（100）; 时钟生成单元（200），生成参考时钟; 具有至少一个延迟电路（310）的延迟单元（300）; 检测单元（400），其检测从所述信号输入单元（100）输入的信号; 以及计算单元（500），其基于由检测单元（400）检测的数据来计算从信号输入单元（100）输入的信号的输入时间。

90. 发明公开

KR1020150095500A 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법 审中-实审
标题翻译：具有去除功能的数据接口方法及其设备
公开(公告)号：KR1020150095500A
公开(公告)日：2015-08-21
申请号：KR1020140016905
申请日：2014-02-13
申请人： 삼성전자주식회사
发明人： 이한수 , 김성준 , 김채령 , 박동욱 , 정윤웅 , 최정명
IPC分类号： G06F13/42 , G06F1/04 , G06F11/00
CPC分类号： H04L7/0041 , G01R31/31725 , H03K5/131 , H03K2005/00058 , H04L7/0016 , H04L25/14
摘要： 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법이 개시된다. 본 발명의 고속 데이터 송신 장치는 클락 신호를 생성하여 클락 채널을 통해서 전송하는 송신 클락 발생부, 및 디스큐 모드에서는 디스큐 동기 코드 및 테스트 데이터를 생성하고 데이터 채널을 통해 상기 디스큐 동기 코드에 이어 상기 테스트 데이터를 전송하며, 노말 모드에서는 노말 동기 코드에 이어 노말 데이터를 상기 데이터 채널을 통해 전송하는 적어도 하나의 송신 채널부를 포함하며, 상기 노말 동기 코드와 상기 디스큐 동기 코드는 서로 다른 패턴을 가진다.
摘要翻译：公开了一种高速数据接口装置及其偏斜校正方法。根据本发明的高速数据发送装置包括：发送时钟生成单元，其生成时钟信号并通过时钟信道发送时钟信号; 以及至少一个传输通道单元，其生成去歪斜同步码和测试数据，并且以偏斜模式通过数据通道发送去歪斜同步码，然后发送测试数据，然后通过数据通道发送正常同步码，然后发送普通数据在正常模式下。正常的同步代码和偏移校正同步代码具有不同的模式。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式