专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明公开

KR20180016880A 전자 장치 및 그 제조 방법 审中-公开
标题翻译：电子装置及其制造方法
公开(公告)号：KR20180016880A
公开(公告)日：2018-02-20
申请号：KR20160100846
申请日：2016-08-08
申请人： SK HYNIX INC
发明人： MOON JOO YOUNG
IPC分类号： H01L43/08 , G06F12/08 , G06F13/40 , H01L43/02 , H01L43/10 , H01L43/12
CPC分类号： H01L43/02 , G06F12/0875 , G06F13/1673 , G06F2212/452 , G11C11/161 , G11C11/1675 , H01L27/222 , H01L27/2481 , H01L43/08 , H01L43/10 , H01L43/12 , H01L45/124 , H01L45/149
摘要： 전자장치및 그제조방법이제공된다. 본발명의일 실시예에따른반도체메모리를포함하는전자장치는, 하나이상의가변저항소자를포함하고, 상기가변저항소자는, 변경가능한자화방향을갖는자유층, 고정된자화방향을갖는고정층및 상기자유층과상기고정층사이에개재되는터널베리어층을포함하는 MTJ 구조물; 상기 MTJ 구조물아래에서상기고정층또는상기자유층의성장을돕는시드층; 및상기시드층아래에위치하는비정질의금속성카본층을포함할수 있다.
摘要翻译：该技术提供了一种电子器件及其制造方法。根据本文的实施方式的电子设备可以包括半导体存储器，其中半导体存储器可以包括：一个或多个可变电阻元件，每个可变电阻元件呈现用于存储数据的不同电阻状态，其中每个可变电阻元件可以包括：磁隧道包括具有可变磁化方向的自由层，具有固定磁化方向的钉扎层以及介于自由层和钉扎层之间的隧道势垒层的结（MTJ）结构; 设置在所述MTJ结构下方以促进所述钉扎层或所述自由层的生长的种子层; 以及设置在晶种层下的非晶金属碳层。

82. 发明公开

KR20180009401A 메모리 콘트롤러, 이를 포함하는 메모리 시스템 및 메모리 콘트롤러의 동작 방법 审中-公开
标题翻译：包括存储器控制器的存储器控制器存储器系统和操作方法
公开(公告)号：KR20180009401A
公开(公告)日：2018-01-29
申请号：KR20160090502
申请日：2016-07-18
申请人： SK HYNIX INC
发明人： XU JING ZHE , KWON JUNG HYUN , LEE SUNG EUN , LEE JAE SUN , JO SANG GU
IPC分类号： G06F3/06
CPC分类号： G06F3/0619 , G06F3/0652 , G06F3/0659 , G06F3/0688 , G06F12/0246 , G06F2212/7201
摘要： 메모리콘트롤러의동작방법은, 논리어드레스를물리어드레스로맵핑해다수의메모리장치에서억세스될물리페이지를결정하는단계; 및상기논리어드레스를이용해상기물리페이지의데이터의상기다수의메모리장치로의분배패턴를결정하는단계를포함할수 있다.
摘要翻译：存储器控制器的操作方法可以包括：通过将逻辑地址映射到物理地址来确定要在多个存储器装置中访问的物理页; 以及确定使用逻辑地址将物理页面的数据分配给多个存储器件的分布模式。

83. 发明公开

KR20180007287A 프로세스 정보 추출 회로 审中-公开
标题翻译：过程信息提取器电路
公开(公告)号：KR20180007287A
公开(公告)日：2018-01-22
申请号：KR20160106224
申请日：2016-08-22
申请人： SK HYNIX INC
发明人： KIM JAE HEON
IPC分类号： G06F17/50
CPC分类号： H03K3/011 , G01R31/2621 , G05F3/08 , H01L22/34
摘要： 프로세스정보추출회로는, 다수의트랜지스터들을포함하고, 상기다수의트랜지스터들중 전기적으로직렬로연결되는트랜지스터들의개수가코드에따라조절되는트랜지스터어레이; 상기트랜지스터어레이에흐르는전류량을일정값으로조절하기위한전류원; 상기트랜지스터어레이에서전기적으로직렬로연결된트랜지스터들의게이트전압과기준전압을비교하는비교기; 및상기비교기의비교결과에따라상기코드를생성하는코드생성기를포함할수 있다.
摘要翻译：处理信息提取电路包括：晶体管阵列，包括多个晶体管，并且被配置为使得在所述多个晶体管中，根据代码来调整串联电耦合的晶体管的数量; 适于将流过晶体管阵列的电流量调整到预定值的电流源; 比较器，适于将晶体管阵列中串联电耦合的晶体管的栅极电压与参考电压进行比较; 以及适用于根据比较器的比较结果产生代码的代码发生器。

84. 发明公开

KR20180006677A 이-퓨즈 审中-公开
标题翻译： -E-FUSE
公开(公告)号：KR20180006677A
公开(公告)日：2018-01-19
申请号：KR20160087339
申请日：2016-07-11
申请人： SK HYNIX INC
发明人： HAN YUN SOO
IPC分类号： H01L27/112 , G11C17/16 , H01L23/525
摘要： 본기술은이-퓨즈에관한것으로, 기판에형성되어활성영역을정의하는소자분리구조물; 상기활성영역상에형성되고제1 방향으로연장된선택게이트; 및상기활성영역상에형성되어상기선택게이트와갭을갖고이웃하고, 상기제1 방향으로연장된프로그램게이트를포함하고, 상기활성영역은상기활성영역의끝단에형성되어상기제1 방향과교차하는제2 방향으로연장되고상호분리된복수의핑거들을포함하며, 상기프로그램게이트는상기복수의핑거들과중첩될수 있다.
摘要翻译：本发明涉及一种电子熔丝，包括：元件隔离结构，形成在衬底上并限定有源区; 选择栅极，形成在有源区上并沿第一方向延伸; 以及节目门，形成在有源区上并且与选择门具有间隙并沿第一方向延伸，有源区形成在有源区的一端并与第一方向相交以及沿第二方向延伸并彼此分离的多个指状物，其中，编程门可以与多个指状物重叠。

85. 发明公开

KR20180005858A 메모리 시스템 및 메모리 시스템의 동작 방법 审中-公开
标题翻译：存储器系统的存储器系统和操作方法
公开(公告)号：KR20180005858A
公开(公告)日：2018-01-17
申请号：KR20160086050
申请日：2016-07-07
申请人： SK HYNIX INC
发明人： KIM HYOUN JU
IPC分类号： G06F13/16 , G06F3/06
CPC分类号： G11C16/349 , G06F3/0604 , G06F3/0655 , G06F3/068 , G11C16/0483 , G11C16/10 , G11C16/16 , G11C16/24
摘要： 본기술은, 메모리장치로데이터를처리하는메모리시스템및 메모리시스템의동작방법에관한것으로, 복수의워드라인(word line)들에연결된복수의메모리셀들을포함하여데이터가저장된복수의페이지들과, 상기페이지들이포함된복수의메모리블록들과, 상기메모리블록들을포함하는복수의플래인(plane)들, 그리고상기플래인들이포함된복수의메모리다이(memory die)들을, 포함하는메모리장치; 및상기메모리블록들에대해포그라운드(foreground) 동작및 백그라운드(background) 동작을수행하며, 상기포그라운드동작및 상기백그라운드동작의수행에상응하여, 상기각 메모리블록들의파라미터를확인하고, 상기각 메모리블록들의파라미터를정규화(normalization)하여, 상기각 메모리블록들의정규화파라미터를생성한후, 상기각 메모리블록들의정규화파라미터를이용하여, 상기포그라운드동작및 상기백그라운드동작을수행하는컨트롤러;를포함할수 있다.
摘要翻译：存储器系统可以包括：包括多个页面的存储器件，每个页面包括与字线耦合的多个存储器单元，包括页面的多个存储器块，包括存储器块的多个平面以及其中包括平面的多个存储器管芯; 以及控制器，适合于对存储块执行前景操作和后台操作中的至少一个，用于与执行前景操作和后台操作中的至少一个相对应地检查相应存储块的参数，生成标准化参数通过使用各个存储块的归一化参数来执行前景操作和后台操作。

86. 发明授权

KR101575187B1 FRP재질의 메인덕트와 SUS재질의 분기관을 연결하는 접속구 및 이를 이용한 접속 시공방법 有权
标题翻译：将分支管连接到主管的联合适配器及其方法
公开(公告)号：KR101575187B1
公开(公告)日：2015-12-08
申请号：KR20150029340
申请日：2015-03-02
申请人： MYEONG SUNG CMI CO LTD , SK HYNIX INC
发明人： MIN KYU PAL , YUN GEUM SU
IPC分类号： F16L41/06 , F16L23/036 , F16L41/02
CPC分类号： F16L41/06 , F16L23/036 , F16L41/02
摘要： 본발명은반도체생산현장(FAB 또는 Fabrication)의배기덕트시공에있어서, FRP재질의메인덕트와 SUS재질의분기관을연결하는접속구및 이를이용한접속시공방법에관한것으로서, FRP재질의메인덕트와 SUS재질의분기관의접속을, 간편하면서도기밀성과유지관리편의성을증대시킬수 있다. 본발명에따른접속구(J)는, 상기메인덕트의외표면에부착되는밀착플레이트(10)와, 일단은상기밀착플레이트를관통, 삽입된상태에서일체로성형되고, 타단은상기분기관과연결되는플랜지(21)가구비된연결관(20)으로구성됨으로써, FRP재질의메인덕트(1) 외표면에상기밀착플레이트를부착시킨후, 상기밀착플레이트에일체로형성된연결관(20)의단부플랜지를상기분기관(2) 플랜지와맞대어볼팅클램프(C)로써간단하게결합할수 있다.
摘要翻译：本发明涉及一种用于将由玻璃纤维增强塑料（FRP）材料制成的主管道与由不锈钢（SUS）材料制成的分支管连接的接头适配器，以及用于构造排气管道在半导体制造（FAB）领域。主管由FRP材料制成，支管由SUS材料制成，使其易于接合，从而增加了气密性和维护方便性。接头适配器（J）包括：紧密接触板（10）; 和连接管（20）。紧密接触板（10）附接到主管道的外表面。连接管（20）包括一个凸缘（21），其一端通过并插入到紧密接触板中以一体地形成，另一端连接到分支管。在紧密接触板附接到由FRP材料制成的主管道（1）的外表面之后，一体地形成在紧密接触板上的连接管（20）的凸缘（21）的端部，邻接分支管（2）的凸缘以简单地通过螺栓夹（C）联接。

87. 发明公开

KR20120097445A Dts amplifier and signal converting circuit using the same 审中-公开
标题翻译： DTS放大器和信号转换电路
公开(公告)号：KR20120097445A
公开(公告)日：2012-09-04
申请号：KR20100111660
申请日：2010-11-10
申请人： SK HYNIX INC
发明人： SOHN YOUNG CHUL
IPC分类号： H03F3/45 , H03K5/00
CPC分类号： H03F3/45 , H03K5/00
摘要： PURPOSE: A DTS(Differential to single output) amplifier and a signal conversion circuit using the same are provided to stably perform a DTS operation regardless of a voltage value of a differential signal pair. CONSTITUTION: A DTS amplifier includes an amplifying unit(220) which buffers a first differential signal pair by receiving the first differential signal pair. The DTS amplifier includes a voltage drop unit(210) generating the first differential signal pair having a signal pulse width which corresponds to a drive voltage of the amplifying unit by voltage-dropping a second differential signal pair. The voltage drop unit performs a driving operation by using a first voltage. The amplifying unit performs the driving operation by using a second voltage having a lower voltage value than that of the first voltage. [Reference numerals] (210) Voltage drop unit
摘要翻译：目的：提供DTS（差分单输出）放大器和使用它的信号转换电路，以稳定地执行DTS操作，而与差分信号对的电压值无关。构成：DTS放大器包括通过接收第一差分信号对来缓冲第一差分信号对的放大单元（220）。 DTS放大器包括电压降单元（210），通过降压第二差分信号对，产生具有对应于放大单元的驱动电压的信号脉冲宽度的第一差分信号对。电压降单元通过使用第一电压进行驱动操作。放大单元通过使用具有比第一电压低的电压值的第二电压来执行驱动操作。（附图标记）（210）电压降单元

88. 发明公开

KR20120077062A System including chips, integrated circuit chip and method for transferring a data packet 无效
标题翻译：系统包括芯片，集成电路芯片和传输数据包的方法
公开(公告)号：KR20120077062A
公开(公告)日：2012-07-10
申请号：KR20100138888
申请日：2010-12-30
申请人： SK HYNIX INC
发明人： OH SEUNG MIN
IPC分类号： G11C7/10 , G11C7/12 , G11C7/22
CPC分类号： H04L1/04 , G11C7/1066 , G11C7/1093 , G11C2207/2254
摘要： PURPOSE: A system including chips, an integrated circuit chip, and a method for transmitting a data packet are provided to improve a data transmission speed by preventing errors in a data transmission initial section. CONSTITUTION: A system includes a first chip(100), a second chip(200), a data channel, and a strobe channel. The data channel is located between the first chip and the second chip. When a first data packet is transmitted from the first chip to the second chip through the data channel, a part of the data of a first data packet is transmitted with a first frequency in an initial section among the transmission section of the first data packet and the remaining data of the first data packet is transmitted with a second frequency higher than the first frequency after the initial section.
摘要翻译：目的：提供一种包括芯片，集成电路芯片和用于发送数据分组的方法的系统，以通过防止数据传输初始部分中的错误来提高数据传输速度。构成：系统包括第一芯片（100），第二芯片（200），数据通道和选通通道。数据通道位于第一芯片和第二芯片之间。当通过数据信道从第一芯片发送第一数据分组到第二芯片时，在第一数据分组的发送部分中的初始部分中以第一频率发送第一数据分组的一部分数据，在初始部分之后以第一频率高的第二频率发送第一数据分组的剩余数据。

89. 发明公开

KR20120068299A Semiconductor chip and semiconductor package having the same 无效
标题翻译：半导体芯片和具有该半导体芯片的半导体封装
公开(公告)号：KR20120068299A
公开(公告)日：2012-06-27
申请号：KR20100129868
申请日：2010-12-17
申请人： SK HYNIX INC
发明人： HAN KWON WHAN
IPC分类号： H01L25/00 , H01L23/48
CPC分类号： H01L24/17 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/81 , H01L2224/10122 , H01L2224/131 , H01L2224/14515 , H01L2224/16225 , H01L2224/16227 , H01L2224/81007 , H01L2224/81191 , H01L2924/00015 , H01L2924/07802 , H01L2924/3512 , H01L21/563 , H01L2924/014 , H01L2924/00
摘要： PURPOSE: A semiconductor chip and a semiconductor package including the same are provided to reduce manufacturing costs by omitting an under-fill process which is performed to compensate for mounting reliability. CONSTITUTION: A semiconductor chip body(102) has one side on which a plurality of bonding pads is arranged and the other side facing the one side. A circuit pattern(104) is formed inside the semiconductor chip body and includes an amplification and inverting circuit. An interval maintenance device maintains a certain interval with the semiconductor chip body while being electrically connected with the circuit pattern. A sensing device(A) measures an interval with the semiconductor chip body. A compensation device(B) compensates for the interval with the semiconductor chip body.
摘要翻译：目的：提供半导体芯片和包括该半导体芯片的半导体封装以通过省略为补偿安装可靠性而进行的填充不足的处理来降低制造成本。构成：半导体芯片体（102）的一侧配置有多个接合焊盘，另一面朝向一侧。电路图案（104）形成在半导体芯片主体内部并且包括放大和反相电路。间隔维护装置在与电路图案电连接的同时与半导体芯片主体保持一定的间隔。感测装置（A）测量与半导体芯片体的间隔。补偿装置（B）补偿半导体芯片体的间隔。

90. 发明公开

KR20120061272A Semiconductor integrated circuit and a method of driving the semiconductor integrated circuit 无效
标题翻译：半导体集成电路和驱动半导体集成电路的方法
公开(公告)号：KR20120061272A
公开(公告)日：2012-06-13
申请号：KR20100122520
申请日：2010-12-03
申请人： SK HYNIX INC
发明人： LEE JI WANG , KANG SHIN DEOK
IPC分类号： G11C7/22 , G11C7/10
CPC分类号： G06F1/10 , H03K21/406 , H03K23/425
摘要： PURPOSE: A semiconductor integrated circuit and a driving method thereof are provided to prevent malfunctions due to timing errors by outputting a final digital signal through synchronization with a preset clock edge regardless of the change of PVT(Process/Voltage/Temperature). CONSTITUTION: A counter outputs a count code value in response to an enable signal. An operation control unit(320) generates a first control signal when the count code value corresponds to a free count value prior to a target count value and a second control signal when the count code value corresponds to the target count value. A digital circuit(330) performs a preset operation according to the first control signal. An arranging unit(340) arranges the digital signal outputted from the digital circuit and outputs the arranged digital signal as a final digital signal in response to the second control signal.
摘要翻译：目的：提供一种半导体集成电路及其驱动方法，以通过与预设时钟沿同步输出最终数字信号来防止由于定时误差引起的故障，而不管PVT（过程/电压/温度）的变化如何。构成：计数器响应于使能信号输出计数代码值。当计数代码值对应于目标计数值之前的空闲计数值和计数代码值对应于目标计数值时的第二控制信号，操作控制单元（320）产生第一控制信号。数字电路（330）根据第一控制信号执行预设操作。布置单元（340）布置从数字电路输出的数字信号，并响应于第二控制信号输出排列的数字信号作为最终的数字信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式