专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明授权

KR100385446B1 유전체캐패시터및그제조방법 失效
公开(公告)号：KR100385446B1
公开(公告)日：2004-09-08
申请号：KR1019960706383
申请日：1996-07-05
申请人： 로무 가부시키가이샤
发明人： 나카무라다카시
IPC分类号： H01L29/92
CPC分类号： H01L21/32051 , H01L21/76841 , H01L27/0805 , H01L28/55 , H01L28/56 , H01L28/60 , H01L28/65 , H01L28/75
摘要： A capacitor of the type having an insulative layer (8) of at least one of a ferroelectric substance and a dielectric substance having a high dielectric constant, sandwiched between a lower electrode (12) and an upper electrode (15). One or both electrodes (12,15) is made of a material of columnar crystals (6) and includes a layer of at least any one of WOx, TiOx, TaOx, IrO2, PtO2, RuOx, ReOx, PdOx and OsOx. The lower electrode (12) may be formed on an oxidation layer (4), for example a silicon oxidation layer, on a substrate (2). The lower electrode (12) may be composed by forming a conductive layer made of any one of W, Ti, Ta, Ir, Pt, Ru, Re, Pd, and Os on the oxidation layer.
摘要翻译：一种电容器，它具有夹在下电极（12）和上电极（15）之间的铁电物质和介电常数至少之一的绝缘层（8）。一个或两个电极（12,15）由柱状晶体（6）的材料制成并且包括WOx，TiOx，TaOx，IrO2，PtO2，RuOx，ReOx，PdOx和OsOx中的至少任一种的层。下电极（12）可以形成在衬底（2）上的氧化层（4）上，例如硅氧化层上。下电极（12）可以通过在氧化层上形成由W，Ti，Ta，Ir，Pt，Ru，Re，Pd和Os中的任何一种制成的导电层来构成。＆lt;图像＆GT;

62. 发明公开

KR1020040040225A 고주파용 가변 캐패시터 구조 및 그 제조방법 失效
标题翻译：高频带可变电容器结构及其制造方法
公开(公告)号：KR1020040040225A
公开(公告)日：2004-05-12
申请号：KR1020020068574
申请日：2002-11-06
申请人： 삼성전자주식회사
发明人： 전상윤 , 서춘덕
IPC分类号： H01L29/92
CPC分类号： H01L27/0808
摘要： PURPOSE: A variable capacitor structure for high frequency band and a manufacturing method thereof are provided to be capable of reducing inner parasitic resistance for improving Q factor. CONSTITUTION: A variable capacitor structure(23) for high frequency band has the first capacitance variable range of the first minimal value to the first maximal value. The variable capacitor structure is provided with the first capacitor part(25) having the second capacitance variable range of the second minimal value to the second maximal value, and the second capacitor part(27) connected with the first capacitor in series. At this time, the second minimal value is smaller than the first minimal value and the second maximal value is larger than the first maximal value. At the time, the second capacitor part has the fixed capacitance decided by the Q factor and the second capacitance variable range of the first capacitor part.
摘要翻译：目的：提供一种用于高频带的可变电容器结构及其制造方法，其能够减小内部寄生电阻以改善Q因子。构成：用于高频带的可变电容器结构（23）具有第一最小值与第一最大值的第一电容可变范围。可变电容器结构设置有具有第二最小值的第二电容可变范围到第二最大值的第一电容器部分（25），以及与第一电容器串联连接的第二电容器部分（27）。此时，第二最小值小于第一最小值，第二最大值大于第一最大值。此时，第二电容器部分具有由第一电容器部分的Q因数和第二电容可变范围决定的固定电容。

63. 发明授权

KR100355802B1 강유전체캐패시터용피지티(PZT)박막및이의제조방법 失效
公开(公告)号：KR100355802B1
公开(公告)日：2003-04-07
申请号：KR1019950006251
申请日：1995-03-23
申请人： 삼성전자주식회사
发明人： 이완인 , 이준기 , 정일섭 , 정지원 , 유인경
IPC分类号： H01L29/92
摘要： PURPOSE: A PZT(PbZr1-xTixO3) thin film for a ferroelectric capacitor and a method for manufacturing the same are provided to be capable of considerably improving fatigue phenomenon by simultaneously implanting acceptor and donor elements into the PZT thin film. CONSTITUTION: A donor and acceptor element are implanted into a PZT ferroelectric thin film. At this time, the donor element implanted into the PZT thin film, is one selected from a group consisting of Nb and Ta, and the acceptor element is one selected from a group consisting of Sc, Mg, and Zn. Preferably, the total quantity of the donor and acceptor element implanted into the PZT thin film, is in the range of 0.1-8 mol % corresponding to the PZT thin film.

64. 发明授权

KR100353663B1 박막커패시터의 제조방법 失效
标题翻译：形成薄膜电容器的方法
公开(公告)号：KR100353663B1
公开(公告)日：2002-09-19
申请号：KR1019990006271
申请日：1999-02-25
申请人： 닛뽕덴끼 가부시끼가이샤
发明人： 아리따고지
IPC分类号： H01L29/92
CPC分类号： H01L28/75 , H01L28/55
摘要： 양호한용량특성을가지면서양호한리크특성을유지하는고유전율산화물막을사용한박막커패시터를제공한다. 반도체기판 (101) 상에적어도하부전극층 (102), 고유전율산화물막층 (103), 상부전극층 (105) 이이 순서로형성되어이루어지는박막커패시터 (1) 로서, 상기상부전극층 (105) 은 1 종의반응성이온에칭에의해가공가능한도전성재료만으로형성된막층 (104) 혹은적어도 2 종의반응성이온에칭에의해가공가능한도전성재료가각각개별적으로층상으로형성된복수의막층 (107 과 108) 으로형성된것이고, 350 ℃의 열이력을거친후에상기박막커패시터 (1) 에인가되는구동전압이 0 V 에서 2 V 에있어서의상기박막커패시터의리크전류밀도특성이 1 × 10A/㎠이하인박막커패시터 (1).

65. 发明授权

KR100307079B1 전이 금속 인화물, 비소화물 또는 황화물로 이루어진 장벽층을가진 커패시터 失效
标题翻译：具有过渡金属磷化物，砷化物或硫化物阻挡层的电容器
公开(公告)号：KR100307079B1
公开(公告)日：2001-11-22
申请号：KR1019980039565
申请日：1998-09-24
申请人： 지멘스 악티엔게젤샤프트
发明人： 힌터마이어,프랑크
IPC分类号： H01L29/92
摘要： 본 발명은 전이 금속 인화물, 비소화물 또는 황화물로 이루어진 장벽층을 가진 커패시터에 관한 것이다.
커패시터 유전체로서 고-ε-유전 또는 강유전 층을 가지는 커패시터에 있어서, 커패시터 유전체 아래 장벽층이 제공되며, 이것은 근본적으로 전이 엘리먼트와 인, 황 또는 비소 사이의 화합물로 이루어진다. 산소 비투과성 장벽층은 고온 프로세스, 특히 커패시터 유전체의 생산 시에 디프(deep) 구조체의 산화를 억제한다.

66. 发明授权

KR100290963B1 반도체집적회로용용량소자및그제조방법 失效
标题翻译：用于半导体集成电路的电容器器件及其制造相同的方法
公开(公告)号：KR100290963B1
公开(公告)日：2001-09-17
申请号：KR1019920025351
申请日：1992-12-24
申请人： 가부시끼가이샤 히다치 세이사꾸쇼
发明人： 사이또가쯔아끼 , 오에미찌오 , 후꾸다다꾸야 , 죠이자이호 , 미야모또유끼노부
IPC分类号： H01L29/92
CPC分类号： H01L27/11502 , H01G7/06 , H01L28/55
摘要： 유전체를사용한반도체집적회로용용량소자및 그제조방법에관한것으로서, 기판면적에대해서큰 용량을얻을수 있도록하기위해, 기판, 기판상에마련된강유전체및 강유전체와직접접촉해서형성된적어도 2개의전극을포함하고, 전극중의적어도하나는복수의원소를포함하고또한산화되면강유전체로되는도전재로이루어지고, 반도체기판상에강유전체막을형성하고, 강유전체를벽형상으로형성하고, 복수의원소를포함하고, 벽형상으로형성된강유전체표면에강유전체를형성하기위해산화될수 있는도전재의막을형성하고, 강유전체의양측벽을서로전기적으로분리하기위해강유전체의정상부에형성된도전재의막을제거하여전극을형성하는구성으로하였다. 이러한구성으로하는것에의해, DRAM 또는 FRAM 메모리셀에용량소자가형성되어고집적이고고속인반도체메모리를실현할수 있게된다.
摘要翻译：使用介电用于半导体集成电路的电容器装置，以及涉及一种制造其的方法，并且包括至少两个电极，以允许获得大容量，通过与所述铁电体和形成在所述基板上的铁电体直接接触，相对于所述基片区域的基板，当多个元件，并且也氧化也由再现这是一个铁电体，以及形成在半导体衬底上的强电介质膜的电极中的至少一个，以形成具有壁状的强电介质，并且包括多个元件，所述壁状其可以被氧化以形成形成于图1的铁电体表面是除去形成于以的侧壁分开形成电极的强电介质结构的顶部上再现的薄膜上的铁电，和强电介质膜电再生的形成为彼此。通过采用这样的结构，被形成为DRAM或FRAM存储器单元电容器元件能够实现粘和高速半导体存储器。

67. 发明授权

KR100291508B1 반도체 소자의 캐패시터 제조방법 失效
公开(公告)号：KR100291508B1
公开(公告)日：2001-07-12
申请号：KR1019980025834
申请日：1998-06-30
申请人： 에스케이하이닉스 주식회사
发明人： 오훈정 , 김해원 , 김재영
IPC分类号： H01L29/92
摘要： 본 발명은 HSG 박막을 형성하기 전에 HSG 박막이 형성되는 실리콘 표면의 오염물을 완전히 제거하여, 일정한 표면적을 가지는 HSG 박막을 형성할 수 있는 반도체 소자의 캐패시터 제조방법을 제공한다.
본 발명에 따른 반도체 소자의 캐패시터는 반구형 그레인 폴리실리콘 박막을 구비하고, 그의 스토리지 전극은 다음과 같이 형성한다. 먼저, 반도체 기판 상에 스토리지 전극용 물질로서 도핑된 비정질 실리콘막을 형성하고, 도핑된 비정질 실리콘막을 소정의 스토리지 전극의 형태로 식각한다. 그런 다음, 식각된 도핑된 비정질 실리콘막의 표면을 O
2 플라즈마 처리함으로써 반도체층 표면에 존재하는 오염물을 제거하고, 도핑된 비정질 실리콘막의 표면 상에 반구형 그레인 폴리실리콘 박막을 형성함으로써, 스토리지 전극을 형성한다.

68. 发明授权

KR100272172B1 반도체장치의 커패시터 및 그 제조방법 失效
标题翻译：半导体器件的电容器及其制造方法
公开(公告)号：KR100272172B1
公开(公告)日：2000-11-15
申请号：KR1019980043354
申请日：1998-10-16
申请人： 삼성전자주식회사
发明人： 이병택
IPC分类号： H01L29/92
CPC分类号： H01L28/75 , H01L21/28568 , H01L27/10852 , H01L28/55
摘要： 본 발명의 반도체 장치의 커패시터는 반도체 기판 상에 형성되고 그 내부에 제1 콘택홀을 갖는 제1 층간 절연막 패턴과, 상기 제1 콘택홀에 매립되어 상기 반도체 기판과 전기적으로 연결된 콘택 플러그를 포함한다. 그리고, 상기 콘택 플러그 상에는 확산 방지막 패턴과 상기 확산 방지막 패턴의 산화를 방지하기 위한 제1 도전막 패턴이 형성되어 있고, 상기 제1 층간 절연막 패턴 및 상기 제1 도전막 패턴 상에 상기 제1 도전막 패턴의 표면을 노출하는 제2 콘택홀을 갖는 제2 층간 절연막 패턴이 형성되어 있다. 상기 제2 콘택홀에 매립되어 상기 제1 도전막 패턴과 연결되도록 커패시터의 하부 전극용 제2 도전막 패턴이 형성되어 있다. 상기 제2 도전막 패턴을 둘러싸도록 고유전체막 및 커패시터의 상부 전극용 제3 도전막 패턴이 형성되어 있다. 상기 확산 방지막 패턴은 Ta, Ti, W, Co, Ir, Ru, TaSi, CoSi, TiSi
x , WSi, TiSiN, TaSiN, IrO
2 , RuO
2 , WN, TiN, TaN, TaAlN 또는 TiAlN로 구성하며, 상기 제1 도전막 패턴은 백금족 금속 또는 백금족 금속을 포함한 산화물 전도체로 구성한다. 본 발명에 의하면, 제1 도전막 패턴으로 인하여 확산 방지막 패턴이 산화되지 않아 콘택 저항의 증가를 막을 수 있다.

69. 发明公开

KR1020000001945A 디램 셀 캐패시터의 제조 방법 无效
标题翻译： D-RAM单元电容器制造方法
公开(公告)号：KR1020000001945A
公开(公告)日：2000-01-15
申请号：KR1019980022432
申请日：1998-06-15
申请人： 삼성전자주식회사
发明人： 김형섭
IPC分类号： H01L29/92
CPC分类号： H01L27/10852 , H01L21/32137 , H01L21/76895 , H01L28/60
摘要： PURPOSE: A D-RAM cell capacitor is provided to minimize an etching amount when a storage node is formed and to prevent the storage node from falling down. CONSTITUTION: The DRAM cell capacitor comprises the steps of: forming a first insulating layer(100) on a semiconductor substrate; forming a conductive pattern for creating a bit line on the first insulating layer; forming a second insulating layer(104) to perfectly cover the first insulating layer and the bit line patterns; and forming a storage node contact hole(108) by etching the second insulating layer and the first insulating layer.
摘要翻译：目的：提供D-RAM单元电容器，以在形成存储节点时最小化蚀刻量，并防止存储节点掉落。构成：DRAM单元电容器包括以下步骤：在半导体衬底上形成第一绝缘层（100）; 形成用于在所述第一绝缘层上产生位线的导电图案; 形成第二绝缘层（104）以完全覆盖第一绝缘层和位线图案; 以及通过蚀刻所述第二绝缘层和所述第一绝缘层形成存储节点接触孔（108）。

70. 发明授权

KR100236069B1 캐패시터 및 그 제조방법 失效
标题翻译：电容器及其制造方法
公开(公告)号：KR100236069B1
公开(公告)日：1999-12-15
申请号：KR1019960072197
申请日：1996-12-26
申请人： 현대반도체 주식회사
发明人： 고상기
IPC分类号： H01L29/92
CPC分类号： H01L27/10852 , H01L27/10817 , H01L28/40
摘要： U자 모양의 캐패시터에서 필라 폴리의 첨점 발생 문제와 재현성 문제를 해결하기에 적당한 캐패시터 및 그 제조방법에 대한 것으로써 이와같은 캐패시터는 기판과, 기판상에 콘택홀을 갖고 형성된 제1절연막과, 콘택홀 내와 상기 콘택홀 주변부의 제1절연막상에 형성된 제1스토리지 노드와, 제1스토리지 노드 상의 가장 자리에 제1스토리지 노드와 연결되도록 끝이 평평하게 형성된 제2스토리지 노드와, 제1스토리지 노드 및 제2스토리지 노드 표면에 형성된 유전막과, 유전막 상에 형성된 플레이트 노드를 포함하여 구성됨을 특징으로 한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式