专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明公开

KR1020040022697A 영상 데이터 압축을 위한 움직임 추정 장치 无效
标题翻译：用于视频数据压缩的运动估计器
公开(公告)号：KR1020040022697A
公开(公告)日：2004-03-16
申请号：KR1020020054321
申请日：2002-09-09
申请人： 한국전자통신연구원
发明人： 박성모 , 김승철 , 이미영 , 조한진 , 김종대
IPC分类号： H04N19/51
CPC分类号： H04N5/145 , G06T7/223 , G06T2200/28 , G06T2207/10016 , H04N19/105 , H04N19/162 , H04N19/513 , H04N19/523 , H04N19/533
摘要： PURPOSE: A motion estimator for video data compression is provided to carry out motion estimation according to the most suitable algorithm selected by a user. CONSTITUTION: A motion estimator(20) for video data compression includes a demultiplexer(210), a motion estimating unit(200), and a multiplexer(230). The demultiplexer receives current video data and a select flat from a user and outputs the current video data through one of a plurality of output ports according to the select flag. The motion estimating unit carries out motion estimation according to one of a plurality of motion estimation algorithms according to the output signal of the demultiplexer and outputs a motion vector. The multiplexer receives the select flag and outputs the motion vector from the motion estimating unit according to the select flag.
摘要翻译：目的：提供用于视频数据压缩的运动估计器，以根据用户选择的最合适的算法进行运动估计。构成：用于视频数据压缩的运动估计器（20）包括解复用器（210），运动估计单元（200）和多路复用器（230）。解复用器从用户接收当前视频数据和选择平面，并根据选择标志输出当前视频数据通过多个输出端口之一。运动估计单元根据多路分解器的输出信号，根据多个运动估计算法中的一个进行运动估计，并输出运动矢量。复用器接收选择标志，并根据选择标志从运动估计单元输出运动矢量。

62. 发明公开

KR1020030089549A 콤비형 집적회로 카드 失效
标题翻译：组合IC卡
公开(公告)号：KR1020030089549A
公开(公告)日：2003-11-22
申请号：KR1020020026983
申请日：2002-05-16
申请人： 한국전자통신연구원
发明人： 김승철 , 김원종 , 조한진
IPC分类号： G06K17/00
摘要： PURPOSE: A combination IC card is provided to detect a terminal type by receiving a clock signal offered from the terminal if the card is contacted or approached to the terminal, and to exchange the signal through a signal I/O(Input/Output) part selected from a detection result. CONSTITUTION: The first signal I/O part(110) includes contact parts(111,131) for receiving power or inputting the signal from a contact typed card terminal. The second signal I/O part(120) includes an RF(Radio Frequency) transceiver(121) for receiving the power or inputting an RF signal from a non-contact typed card terminal. Antenna loop coils(102,141) exchange the signal with the non-contact typed card terminal by connecting to the RF transceiver. An IC chip(101) comprises a memory storing the user information, a terminal type detecting circuit outputting a decision signal according to the terminal type by receiving a constant signal offered from the terminal, and a processor selecting one from the first and the second I/O part according to the decision signal, and processing the signal offered from the selected signal I/O part.
摘要翻译：目的：提供组合IC卡，用于通过接收从终端提供的时钟信号来检测终端类型，如果卡被接触或接近终端，并通过信号I / O（输入/输出）部分交换信号从检测结果中选择。构成：第一信号I / O部分（110）包括用于接收电力的接触部分（111,131）或从接触型卡端子输入信号。第二信号I / O部分（120）包括用于从非接触型卡终端接收电力或输入RF信号的RF（射频）收发器（121）。天线环线圈（102,141）通过连接到RF收发器与非接触型卡端子交换信号。 IC芯片（101）包括存储用户信息的存储器，终端类型检测电路，通过接收从终端提供的恒定信号来输出根据终端类型的判定信号，以及处理器，从第一和第二I / O部分，并根据所选择的信号I / O部分处理信号。

63. 发明授权

KR100341398B1 씨이엘피형 보코더의 코드북 검색 방법 有权
标题翻译：如何搜索Si-Elp型声码器的码本
公开(公告)号：KR100341398B1
公开(公告)日：2002-06-22
申请号：KR1020000003873
申请日：2000-01-27
申请人： 한국전자통신연구원
发明人： 변경진 , 김경수 , 조한진
IPC分类号： H03M7/42
摘要： 디지털 방식의 휴대용 통신기기에서는 전송채널의 대역폭을 효율적으로 사용하고 또한 고음질을 얻기 위해 여러가지 음성 압축 알고리즘 들을 이용하여 구현된 보코더(vocoder)를 사용하고 있다. 이러한 보코더 기법들 중 비교적 저 전송률의 이동통신 단말기 등에 유용하게 적용하고 있는 것 중에 하나는 CELP(Code Excited Linear Prediction) 부호화법이다. CELP부호화법에서는 음성신호의 단기 예측 및 장기 예측 성분이 제거된 잔여 신호를 부호화하기 위해 고정 코드북 검색과정을 적용하고 있다. 그러나 종래의 코드북 검색에서는 입력음성과 합성음성의 오차를 구하기 위해, 코드북 인덱스 값을 1씩 증가 시키면서 전체 코드북에 대한 검색을 반복하기 때문에 코드북 검색부분은 CELP부호화법에서 필요로 하는 전체 계산량의 50%이상을 차지하므로 실시간 구현에 어려움이 있다.
따라서 본 발명에서는 기존의 코드북 검색 과정과 같이 모든 인덱스에 대해 반복적으로 코드북 검색을 하지 않고 새로운 최소오차 값을 찾은 경우에 카운터 값이 증가하는 최소 오차 카운터를 적용하여, 카운터의 값이 일정 값을 초과하는 경우에는 검색을 종료하는 방법을 사용하여 기존의 코드북 검색시간을 약 68%정도로 단축하는 새로운 방법을 제공한다.

64. 发明公开

KR1020020025468A 확산 스펙트럼 통신용 ＳＴＴＤ 디코더를 이용한 복조기 失效
标题翻译：使用STTD解码器进行传播频谱通信的调制解调器
公开(公告)号：KR1020020025468A
公开(公告)日：2002-04-04
申请号：KR1020000057316
申请日：2000-09-29
申请人： 한국전자통신연구원
发明人： 이호석 , 어익수 , 김경수 , 조한진
IPC分类号： H04B1/709 , H04J13/20
CPC分类号： H04B1/709 , H04B1/7117 , H04J13/20 , H04L1/0631
摘要： PURPOSE: A demodulator using an STTD(Space Time black coding based Transmit antenna Diversity) decoder for spread spectrum communication is provided to include the STTD decoder for supporting an STTD decoding, and to use one multiplier and one integrator in the STTD decoder, so as to reduce the size and easily perform a variable signal processing by controlling operations of the STTD decoder according to an STTD mode. CONSTITUTION: A code generator(203) is composed of many spread code generators and OVSF(Orthogonal Variable Spreading Factor) code generators. A complex despreader(302) is connected to a channel predictor(213) for outputting many predicted channels, and complex-despreads spread spectrum signals which are sampled at a low speed by using spread codes. A backward channelizer(305) backward-channelizes the despread signals by using OVSF codes. A summer(307) integrates output signals of the backward channelizer(305) as symbol units according to a chip rate enable signal, and outputs the integrated signals. Serial to parallel converters(310,311) store the integrated symbol values of the summer(307), and divide even-numbered and odd-numbered symbols as two-symbol units, then output the divided symbols. An STTD decoder(315) selectively receives the predicted channels and signals of two symbols buffered in the serial to parallel converters(310,311), to perform a complex multiplication, and performs a channel distortion compensation and an STTD decoding. A deskew buffer(321) stores signals decoded in the STTD decoder(315) by arranging time.
摘要翻译：目的：提供一种使用STTD（空时黑色编码的发射天线分集）解调器进行扩频通信的解调器，包括用于支持STTD解码的STTD解码器，并在STTD解码器中使用一个乘法器和一个积分器，以便通过根据STTD模式控制STTD解码器的操作来减小尺寸并容易地执行可变信号处理。构成：代码生成器（203）由许多扩展码发生器和OVSF（正交可变扩频因子）码发生器组成。复解调器（302）连接到用于输出许多预测信道的信道预测器（213），并且通过使用扩频码对以低速采样的扩频信号进行复扩展。反向信道化器（305）通过使用OVSF码对解扩信号进行反向信道化。夏季（307）根据码片使能信号将反向信道化器（305）的输出信号作为符号单位进行积分，并输出积分信号。串行到并行转换器（310,311）存储加法器（307）的积分符号值，并将偶数和奇数符号划分为双符号单位，然后输出划分的符号。 STTD解码器（315）选择性地接收在串行到并行转换器（310,311）中缓冲的两个符号的预测通道和信号，以执行复数乘法，并执行信道失真补偿和STTD解码。偏移缓冲器（321）通过布置时间来存储在STTD解码器（315）中解码的信号。

65. 发明公开

KR1020010047388A 4 채널용 멀티 비트 입력 에프아이알 필터를 이용한직각위상천이키잉 변조장치 및 방법 有权
标题翻译： QPSK调制装置和使用多路输入射频滤波器的4通道的方法
公开(公告)号：KR1020010047388A
公开(公告)日：2001-06-15
申请号：KR1019990051589
申请日：1999-11-19
申请人： 한국전자통신연구원
发明人： 임인기 , 이석호 , 김경수 , 조한진
IPC分类号： H04L27/20
CPC分类号： H04L27/2071
摘要： PURPOSE: A QPSK modulation apparatus and method using multi-bit input RF filter for 4 channels is provided to reduce hardware by half by designing 2 FIR filters processing operations of 4 one bit input 1:4 interpolation FIR filter simultaneously. CONSTITUTION: A pseudo noise(PN) spreading device(304) divides one bit data inputted from 4 channels and divides and PN spreads them to generate 8 one bit data. Two FIR filtering device(305,306) are supplied with the 8 one bit data and execute filtering for pulse shaping. A plurality of multiplier(307-314) multiply the filtering outputs from the FIR filtering device by each gain for the channels and outputs n-bit data. A plurality of adder(315-320) QPSK-modulate the n-bit data output from the multiplier and output I channel signal and Q channel signal.
摘要翻译：目的：提供4通道多位输入RF滤波器的QPSK调制装置和方法，通过同时设计4个1位4位1：4插值FIR滤波器的2个FIR滤波器处理操作，将硬件减少一半。构成：伪噪声（PN）扩展装置（304）对从4个信道输入的一个比特数据进行分割，并对它们进行扩频，生成8个一位数据。两个FIR滤波装置（305,306）被提供8位一位数据，并执行脉冲整形滤波。多个乘法器（307-314）将来自FIR滤波装置的滤波输出乘以通道的每个增益，并输出n位数据。多个加法器（315-320）对从乘法器输出的n位数据进行QPSK调制，并输出I通道信号和Q通道信号。

66. 发明授权

KR100155322B1 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼 失效
标题翻译：具有反转功能的可编程双向缓冲器
公开(公告)号：KR100155322B1
公开(公告)日：1998-12-15
申请号：KR1019950042070
申请日：1995-11-17
申请人： 한국전자통신연구원
发明人： 박영수 , 조한진
IPC分类号： H03K19/00 , H03K19/0175
摘要： 본 발명은 집적회로에서 인버팅 기능을 갖는 프로그램이 가능한 양방향성 버퍼에 관한 것으로서, 소정 갯수로 입력되는 제어신호의 논리레벨에 따라 스위칭하는 스위칭 수단과, 스위칭 수단에 의해 출력된 입력신호를 인버팅하여 양방향으로 출력하는 인버팅 수단으로 구성되어 임계경로의 지연시간을 줄일 수 있고 칩의 성능을 향상시킬 수가 있는 것이다.

67. 发明授权

KR100155318B1 현장 가공형 반도체에서의 유연한 디코딩 회로 失效
标题翻译：解码电路
公开(公告)号：KR100155318B1
公开(公告)日：1998-12-15
申请号：KR1019950039779
申请日：1995-11-04
申请人： 한국전자통신연구원
发明人： 조한진
IPC分类号： H03M7/00
摘要： 본 발명은 현장 가공형 반도체(이하, FPGA라 칭함)에서의 유연한 디코딩 회로에 관한 것으로, 특히 각 채널에서 요구되는 제어선의 수를 출력으로 갖는 지역 디코더를 FPGA의 로직 모듈의 어레이 크기에 따라 배치하도록 된 FPGA에서의 유연한 디코딩 회로에 관한 것으로, 전기적으로 프로그램이 가능한 안티퓨즈; 순차적으로 연결되어 있어 데이타 비트 스트림을 입력받아 제어신호 또는 데이타를 일시 저장하는 다수의 레지스터; 레지스터에 저장되어 있는 소정의 제어신호 및 데이타를 입력받아, 제어신호에 따라 데이타를 디코딩하는 다수의 디코더; 각각의 디코더 출력을 로직모듈 각각에 소정의 형태로 공급하도록 연결된 다수의 제어선을 구비하는 것을 특징으로 하여 FPGA 원판 크기에 따라 디코더의 재설계가 필요치 않는 효과가 있다.

68. 发明公开

KR1019980043589A 동적 디형 듀얼 모서리 트리거 플립플롭 회로 失效
标题翻译：动态偶极双边触发触发器电路
公开(公告)号：KR1019980043589A
公开(公告)日：1998-09-05
申请号：KR1019960061512
申请日：1996-12-04
申请人： 한국전자통신연구원
发明人： 박영수 , 조한진
IPC分类号： H03K23/00
摘要： 본 발명은 적은 수의 트랜지스터를 사용하여 두 개의 클럭 신호 모서리 모두에서 동작하고, 전력 소모를 줄이며 시스템의 속도를 증가시킬 수 있는 동적 디형 듀얼 모서리 트리거 플립플롭 회로에 관한 것이다.

69. 发明授权

KR1019960014457B1 집적회로의 배선(interconnection)장치 失效
标题翻译：集成电路互连装置
公开(公告)号：KR1019960014457B1
公开(公告)日：1996-10-15
申请号：KR1019930029994
申请日：1993-12-27
申请人： 한국전자통신연구원
发明人： 조한진
IPC分类号： H01L21/82
摘要： a plurality of logic modules 20 having respectively programmable arrays 31-34, 41-44 disposed two by two respectively into the horizontal direction and vertical direction; an array module 10 for arranging the plurality of logic modules to a matrix; a plurality of shift registers 19 for respectively generating horizontal/vertical selection signals (HS,VS) and vertical/horizontal enable signals (VE,HE); a plurality of voltage/current supply 40 for respectively providing a voltage/current signal enable to program to one of the horizontal programmable arrays and one of the vertical programmable arrays into the plurality of logic modules by responding the horizontal and vertical selection signals (HS,VS); a plurality of row/column enablers 40 for respectively providing a program enable signal; a first decoder 18a for decoding data pattern provided from an input/output pad and generating a first control signal to select one or more array line elements; a second decoder 18b for decoding the data pattern provided from the input/output pad and generating the second control signal; and a program signal inserting means.
摘要翻译：分别具有分别设置在水平方向和垂直方向上的可编程阵列31-34,41-44的多个逻辑模块20; 用于将多个逻辑模块布置到矩阵的阵列模块10; 多个移位寄存器19，用于分别产生水平/垂直选择信号（HS，VS）和垂直/水平使能信号（VE，HE）; 用于分别提供电压/电流信号的多个电压/电流源40使得能够通过响应水平和垂直选择信号（HS，S）来编程水平可编程阵列中的一个和垂直可编程阵列中的一个到多个逻辑模块中， VS）; 用于分别提供程序使能信号的多个行/列使能器40; 第一解码器18a，用于对从输入/输出焊盘提供的数据图形进行解码，并生成第一控制信号以选择一个或多个阵列线元件; 第二解码器18b，用于对从输入/输出焊盘提供的数据图形进行解码并产生第二控制信号; 和程序信号插入装置。

70. 发明公开

KR1019960012717A 프로그램이 가능한 입/출력 패드 셀 失效
标题翻译：可编程输入/输出垫单元
公开(公告)号：KR1019960012717A
公开(公告)日：1996-04-20
申请号：KR1019940022868
申请日：1994-09-10
申请人： 한국전자통신연구원
发明人： 조한진
IPC分类号： H03K19/00 , H03K19/173
摘要： 본 발명은 사용자가 필요에 따라 입/출력을 결정할 뿐만 아니라 입력의 형태 및 출력의 구동 전류도 결정할 수 있는 프로그램이 가능한 입/출력 패드 셀에 관한 것이다.
본 발명의 입력 패드 셀은 입력단(IN)으로부터 출력단(CORE)사이에 접속된 적어도 두개 이상의 인버터(INB1, INB2)체인과, 상기 인버터 체인(chain)의 첫번째 인버터(INB1)의 출력 노드에 드레인이 접속되고, 상기 입력단(IN)에 게이트가 접속되어 있는 제1nmos트랜지스터(Mn1)와, 임계전압을 조정하기 위하여 상기 제1nmos트랜지스터(Mn1)의 소스에 게이트가 연결되고, 파워 노드(VDD)에 드레인이 접속된 제2nmos트랜지스터(Mn2)와, 상기 제2nmos트랜지스터(Mn2)의 소스에 드레인이 접속되고, TTL 제어신호 입력단(TTL)에 게이트가 접속되며, 접지 노드(GND)에 소스가 접속되어 있는 제3nmos트랜지스터(Mn3)로 구성된다.
또한, 본 발명의 출력 패드 셀은 통상의 출력 버퍼에 이밸류에이션(evaluation)트랜지스터를 부가하여 구성되거나, 적어도 하나 이상의 패스 트랜지스터 또는 트랜스미션 게이트를 더 포함하여 구성되거나, 출력 버퍼에 적어도 하나의 논리 게이트를 부가하여 프로그램이 가능한 출력 패드 셀을 구성할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式