专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明授权

KR101862799B1 메모리 컨트롤러 및 메모리 컨트롤 방법 有权
公开(公告)号：KR101862799B1
公开(公告)日：2018-05-31
申请号：KR1020110133196
申请日：2011-12-12
申请人： 삼성전자주식회사
发明人： 박재언 , 권기석 , 김석진
IPC分类号： G06F12/00 , G06F13/16
CPC分类号： G06F12/00 , G06F13/1673 , G06F13/1689 , G06F13/18
摘要： 고속동작환경에서빈번한스톨을줄임과동시에정해진로드레이턴시에맞게데이터를리턴하기위한장치및 방법이제공된다. 일양상에따른메모리컨트롤러는, 스톨(Stall)의발생여부에따라, 설정된글로벌타임(Global Time)을관리하는글로벌타임제어부, 적어도하나이상의메모리접근요청수신하고, 글로벌타임을이용하여메모리접근요청에대해타임태그(Time Tag)를설정하는수신부, 메모리접근요청에따라메모리에접근하여데이터를저장또는로드하는메모리접근부, 및데이터가로드되면, 타임태그와글로벌타임의비교결과에따라로드된데이터를리턴또는유지하는출력부를포함할수 있다.

52. 发明公开

KR1020150062877A 재구성 가능 프로세서의 레지스터를 제어하는 방법 및 장치와 재구성 가능 프로세서의 레지스터를 제어하는 명령어를 생성하는 방법 및 장치 审中-实审
标题翻译：用于控制可配置处理器的寄存器的方法和装置以及用于生成用于控制可配置处理器的寄存器和记录介质的指令的方法和装置
公开(公告)号：KR1020150062877A
公开(公告)日：2015-06-08
申请号：KR1020130147988
申请日：2013-11-29
申请人： 삼성전자주식회사
发明人： 박재언 , 김태송 , 김도형 , 김석진
IPC分类号： G06F9/06 , G06F9/30
CPC分类号： G06F9/3013 , G06F9/3004 , G06F9/30098 , G06F9/30141 , G06F15/7867
摘要： 재구성가능프로세서의레지스터를제어하는방법및 장치가제공된다. 메모리로부터레지스터의복수개의리드포트각각에대한명령어를획득하고, 획득한명령어로부터복수개의리드포트각각의활성화정보를획득하며, 획득한활성화정보에기초하여, 복수개의리드포트각각의주소값을결정함으로써레지스터의전력을효율적으로사용할수 있다.
摘要翻译：提供了一种用于控制可重构处理器的寄存器的方法和装置。根据本发明的方法包括以下步骤：从存储器分别获取寄存器的多个引导端口的指令; 从所获取的指令分别获取多个引导端口的激活信息; 以及基于所获取的激活信息分别确定多个引导端口的地址值，从而能够有效地使用寄存器中的电力。

53. 发明公开

KR1020110062555A 직접 메모리 액세스 컨트롤러 및 직접 메모리 액세스 컨트롤러의 동작 방법 有权
标题翻译：直接存储器访问控制器及其操作方法
公开(公告)号：KR1020110062555A
公开(公告)日：2011-06-10
申请号：KR1020090119317
申请日：2009-12-03
申请人： 삼성전자주식회사
发明人： 권기석 , 박재언 , 김석진
IPC分类号： G06F13/16 , G06F11/08 , G06F12/00
CPC分类号： G06F13/28 , G11C15/00
摘要： PURPOSE: A DMA controller and operation method thereof are provided to shorten a total operation time of a system which needs search of the specific pattern by providing a function of specific pattern form a data during DMA transmission. CONSTITUTION: A pattern register(250) stores a pattern value. A pattern detector(260) compares data and the same pattern value transmitted through a DMA(Direct Memory Access) controller. If data coinciding with the pattern value is detected, the pattern detecting unit generates a detection signal. An address register(270) stores address of data coinciding with the pattern value to the detection signal. The operation of the DMA operation and a pattern detection unit is performed.
摘要翻译：目的：提供DMA控制器及其操作方法，通过在DMA传输期间提供数据形式的特定模式的功能来缩短需要搜索特定模式的系统的总操作时间。构成：模式寄存器（250）存储模式值。模式检测器（260）比较通过DMA（直接存储器访问）控制器传输的数据和相同的模式值。如果检测到与图案值一致的数据，则图案检测单元产生检测信号。地址寄存器（270）将与模式值一致的数据的地址存储到检测信号。执行DMA操作和图案检测单元。

54. 发明授权

KR100868098B1 집적 회로 장치의 제조 방법, 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 有权
标题翻译：形成集成电路器件的方法，形成半导体器件的方法以及由此形成的半导体器件
公开(公告)号：KR100868098B1
公开(公告)日：2008-11-11
申请号：KR1020070045458
申请日：2007-05-10
申请人： 삼성전자주식회사
发明人： 이경우 , 구자흠 , 박재언
IPC分类号： H01L27/02 , H01L27/088
CPC分类号： H01L21/823807 , H01L21/76816 , H01L21/823871 , H01L29/7843 , H01L2924/0002 , H01L2924/00
摘要： 집적 회로 장치의 제조 방법 및 그에 의해 제조된 회로가 제공된다. 집적 회로 장치의 제조 방법은 반도체 기판 내에 제1, 제2 및 제3 트랜지스터를 형성하고, 제1 및 제2 트랜지스터를 내부 응력 특성을 갖는 제1 전기적 절연막으로 커버하여 제1 트랜지스터의 채널 영역에 인장 또는 압축 응력을 부여하고, 제2 및 제3 트랜지스터를 내부 응력 특성을 갖는 제2 전기적 절연막으로 커버하여 제3 트랜지스터의 채널 영역에 압축 또는 인장 응력을 부여하고, 제2 트랜지스터의 게이트 전극 측으로 연장하는 제2 전기적 절연막의 제1 영역을 선택적으로 제거하여 제2 전기적 절연막을 관통하여 연장하는 제1 개구를 정의하고,고 제1 트랜지스터의 게이트 전극 측으로 연장하는 제1 전기적 절연막의 제1 영역을 선택적으로 제거하고, 동시에과, 제3 트랜지스터의 게이트 전극 측으로 연장하는 제2 전기적 절연막의 제2 영역을 선택적으로 제거하여, 제1 전기적 절연막을 통해 연장하는 제1 개구 및 제2 전기적 절연막을 통해 연장하는 제2 개구를 정의하는 것을 포함한다.
콘택, 실리사이드막, 압축응력막, 인장응력막, 반도체 소자

55. 发明授权

KR100689824B1 원자층 증착 기술을 이용한 금속 실리케이트막 형성 방법 有权
标题翻译：使用原子层沉积技术制造金属硅酸盐层的方法
公开(公告)号：KR100689824B1
公开(公告)日：2007-03-08
申请号：KR1020040099511
申请日：2004-11-30
申请人： 삼성전자주식회사
发明人： 김윤석 , 김종표 , 임하진 , 이종호 , 박재언 , 정형석 , 양종호
IPC分类号： H01L21/205
摘要： 원자층 증착 기술을 이용한 금속 실리케이트막 형성 방법들을 제공한다. 이 방법들은 금속 실리케이트막 형성 사이클을 적어도 1회 실시하여 원하는 두께의 상기 금속 실리케이트막을 형성한다. 상기 금속 실리케이트막 형성 사이클은 금속 산화막 형성 사이클을 K회 반복하는 단계 및 실리콘산화막 형성 사이클을 Q회 반복하는 단계를 구비한다. 상기 K 및 상기 Q 중 선택된 하나는 2 이상 10 이하의 정수이고, 상기 K 및 상기 Q 중 다른 하나는 1 이상 10 이하의 정수이다. 상기 금속 산화막 형성 사이클은 금속 원료 가스를 주입하고, 반응기 내에 잔류하는 상기 금속 원료 가스를 배출하여 상기 반응기 내부를 정화하고, 상기 반응기에 산화 가스를 주입하고, 상기 반응기 내부를 정화하는 단계를 구비한다. 상기 실리콘산화막 형성 사이클은 실리콘 원료 가스를 주입하고, 반응기 내에 잔류하는 상기 실리콘 원료 가스를 배출하여 상기 반응기 내부를 정화하고, 상기 반응기에 산화 가스를 주입하고, 상기 반응기 내부를 정화하는 단계를 구비한다.

56. 发明授权

KR100598051B1 반도체 소자의 제조방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR100598051B1
公开(公告)日：2006-07-10
申请号：KR1020050011457
申请日：2005-02-07
申请人： 삼성전자주식회사
发明人： 정형석 , 이종호 , 박재언 , 한성기 , 김민주
IPC分类号： H01L21/335
摘要： 고유전막과 반응하지 않고 전극을 패터닝할 때 기판에 손상을 주지 않는 반도체 소자의 제조 방법이 제공된다. 반도체 소자의 제조 방법은 기판 상에 고유전막 및 도전막을 형성하는 단계와, 도전막의 일부를 건식 식각하는 단계와, 도전막 중 미식각된 영역에 플라즈마 처리 또는 이온 주입을 하는 단계와, 플라즈마 처리 또는 이온 주입된 미식각된 영역을 습식 식각하여 고유전막을 노출시키는 도전막 패턴을 완성하는 단계를 포함한다.
고유전막, 전극, 패터닝, 비정질
摘要翻译：提供了一种制造半导体器件的方法，该方法在电极被图案化而不与高介电常数膜反应时不会损坏衬底。和用于制造半导体器件的方法，包括：在一个特定的导体膜的等离子体处理或离子注入，并且形成导电膜和导电膜一部分的干蚀刻步骤，导电膜的未蚀刻区域在所述衬底上，等离子体处理的，或并且湿法蚀刻离子注入的辉光角区域以完成暴露高k膜的导电膜图案。

57. 发明授权

KR100564609B1 실록산 화합물을 이용한 이산화실리콘막 형성 방법 失效
标题翻译：使用硅氧烷化合物形成二氧化硅膜的方法
公开(公告)号：KR100564609B1
公开(公告)日：2006-03-29
申请号：KR1020040007104
申请日：2004-02-04
申请人： 삼성전자주식회사
发明人： 박재언 , 추강수 , 이주원 , 양종호
IPC分类号： H01L21/205
摘要： ALD 방법에 의하여 이산화실리콘막을 형성하는 데 있어서 할로겐 원소 또는 -NCO기로 치환된 실록산 화합물을 Si 소스로 사용한다. 본 발명에 따른 이산화실리콘막 형성 방법에서는 치환된 실록산 화합물로 이루어지는 제1 반응물을 기판상에 공급하여 상기 제1 반응물의 화학흡착층을 형성한다. 또한, 제2 반응물을 상기 화학흡착층 위에 공급하여 상기 화학흡착층과 상기 제2 반응물을 화학 반응시킴으로써 기판상에 이산화실리콘막을 형성한다.
실록산 화합물, ALD, 헥사클로로디실록산, 이산화실리콘막

58. 发明公开

KR1020050094690A 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법 失效
标题翻译：使用硅二氧化硅生长二氧化硅膜的方法
公开(公告)号：KR1020050094690A
公开(公告)日：2005-09-28
申请号：KR1020040020123
申请日：2004-03-24
申请人： 삼성전자주식회사
发明人： 박재언 , 이종호 , 양종호 , 김윤석
IPC分类号： H01L21/205
CPC分类号： C23C16/22 , C23C16/45529
摘要： 실리콘싸이오할라이드를 원자 층 증착(ALD) 공정의 제1 반응물질로 사용하여 기판 상에 실리콘산화 막을 형성하는 방법을 제공한다. 이 방법은 먼저, 반응기 내에 반도체기판을 로딩 한다. 이어서 상기 반응기 내에 제1 반응물질을 공급하여 상기 반도체기판 상에 상기 제1 반응물질의 화학흡착 층을 형성한다. 이때 공급되는 상기 제1 반응물질은 실리콘싸이오할라이드 그룹 중 선택된 하나를 사용한다. 상기 제1 반응물의 반응 부산물을 제거한다. 이후, 상기 반응기 내에 제2 반응물질을 주입하여 상기 제1 반응물질과 화학반응 시켜 상기 반도체기판 상에 단일 원자 층의 실리콘산화 막을 형성한다. 상기 제2 반응물의 반응 부산물을 제거한다. 기판 상에 원하는 두께를 가지는 실리콘산화막이 형성될 때까지 상기 공정 사이클을 복수 회 반복한다.

59. 发明授权

KR100505676B1 ＬＤＤ 구조를 가지는 반도체 소자 제조 방법 失效
标题翻译：制造具有轻掺杂漏极结构的CMOS晶体管的方法
公开(公告)号：KR100505676B1
公开(公告)日：2005-08-03
申请号：KR1020030014779
申请日：2003-03-10
申请人： 삼성전자주식회사
发明人： 박재언 , 추강수 , 이주원 , 양종호
IPC分类号： H01L21/8238
CPC分类号： H01L21/823814
摘要： 포토리소그래피 공정에 의한 마스크 패터닝 횟수가 감소된 LDD 구조를 가지는 반도체 소자 제조 방법에 관하여 개시한다. 본 발명에 따른 반도체 소자 제조 방법에서는 반도체 기판에 LDD 영역을 형성하기 위하여 게이트 전극의 측벽이 노출된 상태에서 게이트 전극을 마스크로 하여 반도체 기판에 저농도의 불순물 이온을 주입한다. 소스/드레인 영역을 형성하기 위하여 게이트 전극의 상면 및 측벽과 반도체 기판의 상면을 각각 균일한 두께로 덮는 희생 마스킹층을 마스크로 하여 상기 반도체 기판에 고농도의 불순물 이온을 주입한다. 고농도의 불순물 이온 주입 단계는 저농도의 불순물 이온 주입 단계 전 또는 그 후에 행할 수 있다. CMOS 트랜지스터를 제조하는 데 있어서 n채널 트랜지스터 영역 및 p채널 트랜지스터 영역에서 각각 소스/드레인 영역을 형성을 위한 고농도 불순물 이온주입 마스크로서 별도의 마스크 패턴을 형성하지 않으므로 마스크 패터닝 횟수가 줄어들어 공정 단가를 낮출 수 있다.

60. 发明授权

KR100498467B1 배기 경로에서의 파우더 생성을 방지할 수 있는 원자층증착 장비 失效
标题翻译：用于原子层沉积的装置，用于防止排气路径中的粉末产生
公开(公告)号：KR100498467B1
公开(公告)日：2005-07-01
申请号：KR1020020077034
申请日：2002-12-05
申请人： 삼성전자주식회사
发明人： 이승환 , 추강수 , 이주원 , 박재언 , 양종호
IPC分类号： H01L21/20
CPC分类号： C23C16/45544 , C23C16/4412 , C30B25/14 , Y10T117/10
摘要： 배기 경로에서의 파우더(powder) 생성을 방지할 수 있는 원자층 증착 장비(atomic layer deposition)를 제공한다. 본 발명의 일 관점에 의한 원자층 증착 장비는 적어도 두 종류 이상의 반응체들을 사용하는 원자층 증착 과정이 웨이퍼 상에 수행되는 반응부와, 반응체들을 교대로 반응부로 각각 제공하는 반응체 공급부들과, 원자층 증착 과정에 참여하고 남은 미반응된 반응체들 각각이 배기 중에 서로 만나지 않고 상호간에 독립적으로 반응부로부터 배기되도록 하기 위해서 반응체들 종류의 수와 같은 수로 도입되는 배기 경로들, 및 미반응된 반응체들 각각이 어떤 정해진 배기 경로로만 배기되도록 배기 경로들 각각을 배기될 상기 미반응된 반응체의 종류에 따라 선택적으로 단속(on/off)하는 배기 제어 밸브들을 포함하여 구성된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式