专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明授权

KR101617202B1 반도체장치 및 표시장치 有权
公开(公告)号：KR101617202B1
公开(公告)日：2016-05-02
申请号：KR1020090071187
申请日：2009-08-03
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 카와에다이스케 , 쿠로카와요시유키 , 미야이리히데카주
IPC分类号： H01L29/786 , G02F1/136
CPC分类号： H01L29/78696 , H01L27/1214 , H01L27/1288 , H01L29/04 , H01L29/66765 , H01L29/78645
摘要： 임계전압의제어가가능하고, 스위칭특성이양호한박막트랜지스터를제공한다. 제1 게이트전극층과, 반도체층과, 제1 게이트전극층과반도체층사이에설치된제1 게이트절연층과, 반도체층과오믹접촉하는층을개재하여반도체층위에설치된소스전극및 드레인전극층과, 제1 게이트전극층의일부와중첩해서제1 게이트절연층과반도체층에의해덮인도전층과, 적어도반도체층의백채널부를덮어설치된제2 게이트절연층과, 반도체층의백채널부와중첩하는, 제2 게이트절연층위의제2 게이트전극층을갖는박막트랜지스터를제공한다. 또는, 도전층은, 제1 게이트전극층의일부와중첩해서반도체층아래에존재하고, 또한, 상기반도체층보다도이동도가높은반도체에의해형성되어있어도된다. 제2 게이트전극층은, 소위백게이트로서기능한다.

52. 发明授权

KR101564006B1 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및 그들의 제조방법 有权
标题翻译：薄膜晶体管和薄膜晶体管及其制造方法
公开(公告)号：KR101564006B1
公开(公告)日：2015-10-27
申请号：KR1020140170040
申请日：2014-12-01
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 야마자키순페이 , 쿠로카와요시유키 , 진보야스히로 , 고바야시사토시 , 카와에다이스케
IPC分类号： G02F1/136 , G02F1/1368 , H01L29/786
CPC分类号： H01L29/66765 , H01L28/40 , H01L29/04 , H01L29/41733 , H01L29/4908 , H01L29/78696
摘要： 본발명은, 전기특성이뛰어난박막트랜지스터, 및그것을가지는표시장치, 및그들을제조하는방법을제안하는것이다. 게이트전극위에형성되는게이트절연막과, 게이트절연막위에형성되는미결정반도체막과, 미결정반도체막위에형성되는한 쌍의버퍼층과, 한쌍의버퍼층위에형성되는일 도전형을부여하는불순물원소가첨가된한 쌍의반도체막과, 일도전형을부여하는불순물원소가첨가된한 쌍의반도체막위에형성되는배선을가지고, 게이트절연막의일부또는전부, 또는미결정반도체막의일부또는전부에도너가되는불순물원소를포함하는박막트랜지스터이다.
摘要翻译：本发明提出一种具有优异的电特性的薄膜晶体管，具有该薄膜晶体管的显示装置及其制造方法。形成于栅极电极上的栅极绝缘膜，增加了一个栅极绝缘膜和微晶半导体膜和一对缓冲层，并且所述一对杂质元素的赋予形成在缓冲层上的一个导电型的一个被在形成于微晶半导体膜形成对要在半导体膜的一部分或整个栅极绝缘膜的，或微晶半导体膜形成，可以赋予添加到该类型的半导体膜，与线对的杂质元素的工作是一个薄膜，其包括部分或杂质元素，你在所有的晶体管。

53. 发明授权

KR101551294B1 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제조방법 有权
标题翻译：具有薄膜晶体管的薄膜晶体管显示装置及其制造方法
公开(公告)号：KR101551294B1
公开(公告)日：2015-09-08
申请号：KR1020080096096
申请日：2008-09-30
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 야마자키순페이 , 쿠로카와요시유키 , 진보야스히로 , 고바야시사토시 , 카와에다이스케
IPC分类号： G02F1/136 , H01L29/786
CPC分类号： H01L29/66765 , H01L28/40 , H01L29/04 , H01L29/41733 , H01L29/4908 , H01L29/78696
摘要： 본발명은, 전기특성이뛰어난박막트랜지스터, 및그것을가지는표시장치, 및그들을제조하는방법을제안하는것이다. 게이트전극위에형성되는게이트절연막과, 게이트절연막위에형성되는미결정반도체막과, 미결정반도체막위에형성되는한 쌍의버퍼층과, 한쌍의버퍼층위에형성되는일 도전형을부여하는불순물원소가첨가된한 쌍의반도체막과, 일도전형을부여하는불순물원소가첨가된한 쌍의반도체막위에형성되는배선을가지고, 게이트절연막의일부또는전부, 또는미결정반도체막의일부또는전부에도너가되는불순물원소를포함하는박막트랜지스터이다.

54. 发明公开

KR1020150035928A 반도체장치, 표시장치 및 전자기기 有权
标题翻译：半导体器件，显示器件和电子器件
公开(公告)号：KR1020150035928A
公开(公告)日：2015-04-07
申请号：KR1020150033555
申请日：2015-03-11
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 우오치히데키 , 카와에다이스케
IPC分类号： H01L29/786 , G02F1/1345 , G02F1/1362 , H01L27/32
CPC分类号： H01L27/127 , G02F1/13454 , G02F1/13458 , G02F2001/13629 , H01L27/1225 , H01L29/7869 , G02F1/136286 , H01L27/3262 , H01L29/78606
摘要： 실제동작의저해를저감하고, 노이즈에의한영향을저감한다. 전극과, 전극에전기적으로접속된배선과, 평면에서볼 때상기전극과중첩하는산화물반도체층과, 단면에서볼 때상기전극과상기산화물반도체층사이에설치된절연층과, 상기배선을거쳐상기전극으로부터신호가입력되고, 입력된상기신호에따라동작이제어되는기능회로를갖는구조이며, 산화물반도체층및 절연층과, 배선또는전극을사용해서용량소자를구성한다.
摘要翻译：减少实际运动的障碍，降低噪音的影响。该结构包括：电极; 电连接到电极的布线; 在平面图中与电极重叠的氧化物半导体层; 绝缘层，安装在电极和氧化物半导体层之间，从部分观察; 以及功能电路，其经由布线从电极接收信号，并根据信号控制其移动，其中使用氧化物半导体层，绝缘层，布线或电极配置电容元件。

55. 发明授权

KR101381359B1 클록 생성 회로 및 이 클록 생성 회로를 구비한 반도체장치 有权
标题翻译：时钟发生电路和包括其的半导体器件
公开(公告)号：KR101381359B1
公开(公告)日：2014-04-04
申请号：KR1020070085188
申请日：2007-08-23
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 엔도마사미 , 이케다타카유키 , 카와에다이스케 , 쿠로카와요시유키
IPC分类号： G11C7/22
CPC分类号： H04L7/0331 , H03L7/00
摘要： 수신 회로와 송신 회로 등의 복수의 회로 사이에 다른 클록 신호를 사용한 경우에도 안정된 통신이 가능한 클록 생성 회로 및 그것을 구비한 반도체장치의 제공을 과제로 한다. 엣지 검출 회로와, 기준 클록 발생 회로와, 기준 클록 카운터 회로와, 분주 회로를 가지고, 기준 클록 카운터 회로는 외부로부터 엣지 검출 회로에 신호가 입력되고, 이 신호의 엣지를 검출하여 다음 엣지를 검출할 때까지의 기간에, 기준 클록 발생 회로로부터 출력된 기준 클록 신호의 파장을 카운트하여 얻어진 카운터값을 분주 회로에 출력하는 회로이고, 분주 회로는 카운터값에 기초한 기준 클록 신호의 분주를 하는 회로이다.
클록 생성 회로, 엣지 검출 회로, 기준 클록 발생 회로, 기준 클록 카운터 회로, 분주 회로

56. 发明公开

KR1020120124471A 반도체 장치 및 반도체 장치의 구동 방법 审中-实审
标题翻译：半导体装置及其驱动方法
公开(公告)号：KR1020120124471A
公开(公告)日：2012-11-13
申请号：KR1020127022785
申请日：2011-01-11
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 카와에다이스케 , 우오치히데키
IPC分类号： G11C11/405 , G11C16/02 , H01L27/105 , H01L27/115 , H01L27/12
CPC分类号： G11C11/405 , G11C16/02 , H01L27/105 , H01L27/1052 , H01L27/11521 , H01L27/1156 , H01L27/1203 , H01L27/1225
摘要： 전유 면적이 작고, 고집적화, 대기억 용량화가 가능한 반도체 장치를 제공한다.
쓰기용 트랜지스터와 읽기용 트랜지스터에서, 공통의 비트선을 사용함으로써, 단위 메모리셀 당 배선수를 삭감한다. 정보 쓰기는, 쓰기용 트랜지스터를 온 상태로 함으로써, 쓰기용 트랜지스터의 소스 전극 또는 드레인 전극 중 한쪽과, 읽기용 트랜지스터의 게이트 전극이 전기적으로 접속된 노드에, 비트선의 전위를 공급하고, 그 후, 쓰기용 트랜지스터를 오프 상태로 함으로써, 노드에 소정량의 전하를 유지시킨다. 정보의 읽기는, 용량 소자에 접속된 신호선을 읽기 신호선으로 하거나, 또는, 읽기용 트랜지스터의 소스 전극 또는 드레인 전극 중 한쪽과 접속된 신호선을 읽기 신호선으로, 읽기 신호선에 읽기용의 전위를 공급하고, 그 후, 비트선의 전위를 검지함으로써 행한다.

57. 发明公开

KR1020100017059A 반도체장치 및 표시장치 有权
标题翻译：半导体器件和显示器件
公开(公告)号：KR1020100017059A
公开(公告)日：2010-02-16
申请号：KR1020090071187
申请日：2009-08-03
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 카와에다이스케 , 쿠로카와요시유키 , 미야이리히데카주
IPC分类号： H01L29/786 , G02F1/136
CPC分类号： H01L29/78696 , H01L27/1214 , H01L27/1288 , H01L29/04 , H01L29/66765 , H01L29/78645 , H01L29/78648
摘要： PURPOSE: A semiconductor device and a display device are provided to improve the contrast ratio of a display device by applying a thin film transistor with the satisfactory switching characteristic of a high on current and a low off current. CONSTITUTION: A first gate electrode layer(102) is formed on a substrate(100). A first gate isolation layer(104) is formed on the first gate electrode layer. A semiconductor layer(106) is formed on the first gate electrode layer. A second semiconductor layer(108) is formed on the first semiconductor layer. A source electrode layer(112) interposed with the first part of the first gate electrode layer is formed on the second semiconductor layer. A drain electrode layer interposed with the second part of the first gate electrode layer is formed on the second semiconductor layer.
摘要翻译：目的：提供半导体器件和显示装置，通过施加具有令人满意的高导通电流和低关断电流的开关特性的薄膜晶体管来提高显示装置的对比度。构成：在基板（100）上形成第一栅电极层（102）。在第一栅极电极层上形成第一栅极隔离层（104）。半导体层（106）形成在第一栅电极层上。在第一半导体层上形成第二半导体层（108）。插入第一栅电极层的第一部分的源电极层（112）形成在第二半导体层上。插入第一栅电极层的第二部分的漏电极层形成在第二半导体层上。

58. 发明公开

KR1020090094199A 박막 트랜지스터 및 표시 장치 有权
标题翻译：薄膜晶体管和显示器件
公开(公告)号：KR1020090094199A
公开(公告)日：2009-09-04
申请号：KR1020090017194
申请日：2009-02-27
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 다이리키코지 , 이케다타카유키 , 미야이리히데카즈 , 쿠로카와요시유키 , 고도히로미치 , 카와에다이스케 , 이노우에타카유키 , 코바야시사토시
IPC分类号： H01L29/786 , G02F1/136
CPC分类号： H01L29/78618 , H01L29/04 , H01L29/41733 , H01L29/4908 , H01L29/66765 , H01L29/78696 , H01L29/458
摘要： A thin film transistor and a display device using the same are provided to decrease the off-current while obtaining the high on-current by making the carrier flowing into the amorphous semiconductor layer. A gate electrode(05) is formed on a substrate(01). A gate isolation layer(09a) is formed on the gate electrode. A conductive layer(51) on the gate electrode is formed by interposing the gate isolation layer. An amorphous semiconductor layer(55) comprises the first part and the second part on the conductive layer. The first dopant semiconductor layer(59) on the amorphous semiconductor layer is overlapped with the first part of the amorphous semiconductor layer. The second dopant semiconductor layer(61) on the amorphous semiconductor layer is overlapped with the second part of the amorphous semiconductor layer.
摘要翻译：提供薄膜晶体管和使用其的显示装置，以通过使载流子流入非晶半导体层而获得高的导通电流来减小截止电流。在基板（01）上形成栅电极（05）。栅极隔离层（09a）形成在栅电极上。通过插入栅极隔离层来形成栅电极上的导电层（51）。非晶半导体层（55）包括导电层上的第一部分和第二部分。非晶半导体层上的第一掺杂剂半导体层（59）与非晶半导体层的第一部分重叠。非晶半导体层上的第二掺杂剂半导体层（61）与非晶半导体层的第二部分重叠。

59. 发明公开

KR1020090093876A 박막 트랜지스터 및 표시 장치 有权
标题翻译：薄膜晶体管和显示器件
公开(公告)号：KR1020090093876A
公开(公告)日：2009-09-02
申请号：KR1020090016859
申请日：2009-02-27
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 다이리키코지 , 미야이리히데카즈 , 그로카와요시유키 , 야마자키순페이 , 고도히로미치 , 카와에다이스케 , 코바야시사토시
IPC分类号： H01L29/786 , G02F1/1365
CPC分类号： H01L29/78609 , H01L29/04 , H01L29/41733 , H01L29/4908 , H01L29/66765 , H01L29/78618 , H01L29/78669 , H01L29/458
摘要： A thin film transistor and a display device are provided to reduce the off-current while obtaining the high on-current by making the carrier flow the amorphous semiconductor layer. A gate isolation layer(09a) is interposed to a pair of dopant semiconductor layers(59). A part of dopant semiconductor layers is superposed with a gate electrode(05). A pair of second semiconductor layers(51a) comprises the impurity element which becomes an acceptor. The part of second semiconductor layers is overlapped with the gate electrode and the pair of dopant semiconductor layers. An amorphous semiconductor layer(55) contacts with a part of the gate isolation layer and the pair of second semiconductor layers. The amorphous semiconductor layer is the amorphous silicon layer.
摘要翻译：提供薄膜晶体管和显示装置，以通过使载流子流过非晶半导体层而获得高的导通电流来减小截止电流。栅极隔离层（09a）插入到一对掺杂剂半导体层（59）中。掺杂剂半导体层的一部分与栅电极（05）重叠。一对第二半导体层（51a）包含成为受主的杂质元素。第二半导体层的一部分与栅电极和一对掺杂剂半导体层重叠。非晶半导体层（55）与栅极隔离层和一对第二半导体层的一部分接触。非晶半导体层是非晶硅层。

60. 发明公开

KR1020090035431A 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제조방법 有权
标题翻译：薄膜晶体管，具有薄膜晶体管的显示装置及其制造方法
公开(公告)号：KR1020090035431A
公开(公告)日：2009-04-09
申请号：KR1020080096096
申请日：2008-09-30
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 야마자키순페이 , 쿠로카와요시유키 , 진보야스히로 , 고바야시사토시 , 카와에다이스케
IPC分类号： G02F1/136 , H01L29/786
CPC分类号： H01L29/66765 , H01L28/40 , H01L29/04 , H01L29/41733 , H01L29/4908 , H01L29/78696 , H01L29/458
摘要： A thin film transistor, a display device having the same, and a method for manufacturing the same are provided to form a microcrystal semiconductor film having high crystalline from an interface with an insulating layer and use the microcrystal semiconductor film as a channel forming area, thereby having improved electric properties. A gate insulating layer(52a,52b) is formed on a gate electrode(51). The first microcrystal semiconductor film(61) comprises impurity elements as donor. The first microcrystal semiconductor film is formed on a gate insulating layer. The second microcrystal semiconductor film is formed on the first microcrystal semiconductor film. A pair of buffer layers(73) are formed on the second microcrystal semiconductor film. A pair of semiconductor films(58) are formed on a pair of buffer layers. The semiconductor film comprises impurity elements giving conductivity. Wirings(71a~71c) are formed on the pair of semiconductor films. The second microcrystal semiconductor film comprises the impurity elements as a donor. The donor is included with the concentration which is more than a detection limit of SIMS(Secondary Ion Mass Spectrometry).
摘要翻译：提供薄膜晶体管，具有该薄膜晶体管的显示装置及其制造方法，以形成具有与绝缘层的界面具有高结晶性的微晶半导体膜，并使用微晶半导体膜作为沟道形成区域，由此具有改善的电性能。在栅电极（51）上形成栅极绝缘层（52a，52b）。第一微晶半导体膜（61）包括作为供体的杂质元素。第一微晶半导体膜形成在栅绝缘层上。第二微晶半导体膜形成在第一微晶半导体膜上。在第二微晶半导体膜上形成一对缓冲层（73）。一对半导体膜（58）形成在一对缓冲层上。半导体膜包括导电性的杂质元素。在一对半导体膜上形成布线（71a〜71c）。第二微晶半导体膜包括作为供体的杂质元素。供体的浓度超过SIMS（二次离子质谱）检测限。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式