专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

KR20180070612A 인터포저 없는 스택 다이 상호접속 审中-公开
公开(公告)号：KR20180070612A
公开(公告)日：2018-06-26
申请号：KR20187013305
申请日：2016-10-06
申请人： XILINX INC
发明人： CHAWARE RAGHUNANDAN , MAJUMDAR AMITAVA , O'ROURKE GLENN , SINGH INDERJIT
IPC分类号： H01L25/065 , H01L23/00 , H01L23/31 , H01L23/48 , H01L23/538
CPC分类号： H01L23/5385 , H01L21/561 , H01L21/568 , H01L21/6835 , H01L22/14 , H01L23/3114 , H01L23/538 , H01L23/5381 , H01L23/5384 , H01L23/5386 , H01L24/03 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/81 , H01L24/92 , H01L24/94 , H01L24/96 , H01L25/0652 , H01L25/0655 , H01L25/18 , H01L2221/68327 , H01L2221/68331 , H01L2221/68372 , H01L2224/03312 , H01L2224/0332 , H01L2224/0345 , H01L2224/03462 , H01L2224/12105 , H01L2224/131 , H01L2224/16145 , H01L2224/16227 , H01L2224/1703 , H01L2224/17051 , H01L2224/17181 , H01L2224/73204 , H01L2224/81191 , H01L2224/92 , H01L2224/94 , H01L2924/14 , H01L2924/1431 , H01L2924/1434 , H01L2924/1461 , H01L2924/1515 , H01L2924/152 , H01L2924/153 , H01L2924/15311 , H01L2224/03 , H01L2924/014 , H01L2924/00014 , H01L21/78 , H01L2221/68304 , H01L2224/81 , H01L21/56 , H01L21/304 , H01L2224/11 , H01L2221/68381 , H01L22/00 , H01L2224/1181
摘要： 다이대 다이상호접속을위해인터커넥트다이(106)를구비한반도체어셈블리, IC 패키지(100), 제조방법, 및 IC 패키지내의신호라우팅방법을제공하는기술이설명된다. 일구현예에있어서, 다이간접속부(108)에의해제1 집적회로(IC) 다이(102) 및제2 IC 다이(102)에결합되는제1 인터커넥트다이(106)를포함하는반도체어셈블리가제공된다. 제1 인터커넥트다이는 IC 다이들사이에신호전송경로를제공하는솔리드스테이트회로(122)를포함한다.

42. 发明授权

KR101721781B1 패키지 기판에 다이를 포함하는 적층된 다이 패키지 有权
标题翻译：包括封装衬底上的管芯的堆叠管芯封装
公开(公告)号：KR101721781B1
公开(公告)日：2017-03-30
申请号：KR1020157005116
申请日：2013-06-26
申请人： 인텔 코포레이션
发明人： 치우치아-핀
IPC分类号： H01L25/065 , H01L23/48 , H01L21/50
CPC分类号： H01L25/0657 , H01L23/13 , H01L23/36 , H01L23/49816 , H01L23/49827 , H01L24/16 , H01L2224/13111 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/1703 , H01L2224/17051 , H01L2224/29109 , H01L2224/2929 , H01L2224/29339 , H01L2224/32135 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/33181 , H01L2224/73204 , H01L2224/73253 , H01L2224/81191 , H01L2224/81192 , H01L2224/81815 , H01L2225/06513 , H01L2924/1515 , H01L2924/15321 , H01L2924/171 , H01L2924/01047 , H01L2924/01029 , H01L2924/00012 , H01L2924/0665 , H01L2924/00014 , H01L2924/014 , H01L2924/00
摘要： 여기설명된일부실시예는장치와그러한장치를형성하는방법을포함한다. 그러한일 실시예에서, 장치는기판, 제 1 다이및 상기제 1 다이와기판에연결된제 2 다이를포함할수 있다. 기판은개구를포함할수 있다. 다이의적어도일부분은기판의개구의적어도일부분을차지할수 있다. 추가적인장치와방법을포함하는다른실시예가설명된다.
摘要翻译：这里描述的一些实施例包括形成这种设备的设备和方法。在一个这样的实施例中，该装置可以包括衬底，第一管芯和耦合到第一管芯和衬底的第二管芯。衬底可以包括开口。管芯的至少一部分可以占据基板的开口的至少一部分。描述了包括附加设备和方法的其他实施例。

43. 发明授权

KR101583719B1 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101583719B1
公开(公告)日：2016-01-11
申请号：KR1020090066364
申请日：2009-07-21
申请人： 삼성전자주식회사
发明人： 이진호 , 임충빈 , 박진우 , 최대영 , 김미연
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L21/76898 , H01L23/13 , H01L23/481 , H01L23/49822 , H01L23/49838 , H01L24/05 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/48 , H01L24/73 , H01L25/0657 , H01L25/18 , H01L2224/02372 , H01L2224/0401 , H01L2224/05548 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/32014 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48095 , H01L2224/48227 , H01L2224/73265 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06572 , H01L2924/00014 , H01L2924/0002 , H01L2924/01033 , H01L2924/014 , H01L2924/078 , H01L2924/09701 , H01L2924/14 , H01L2924/1515 , H01L2924/15153 , H01L2924/15159 , H01L2924/15311 , H01L2924/1532 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/05552 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 본발명은반도체패키지및 그제조방법을제공한다. 이반도체패키지는함몰부를포함하는제 1 서브패키지와함몰부안에삽입되는제 2 서브패키지를포함한다. 제 2 서브패키지는관통비아가형성된반도체칩을포함한다. 이제조방법은각각의서브패키지들을별도로제조한후에결합한다.
摘要翻译：半导体封装可以包括具有第一表面和第二表面的基板，第二表面包括凹部，安装在第一表面上的第一半导体芯片，凹部外侧的第一球台面，凹部内的连接垫，第二表面所述第二半导体芯片包括电连接到所述连接焊盘的通孔，以及电连接到所述通孔的第二焊盘。半导体封装可以包括具有第一表面和第二表面的基板，第二表面包括凹部，安装在第一表面上的第一半导体芯片，凹部外侧的第一球台面，凹部内的连接垫，第二表面半导体芯片，所述第二芯片包括电连接到所述连接焊盘的通孔，以及电连接到所述通孔的第二焊盘。

44. 发明授权

KR101562314B1 패키지 집적에 의한 집적회로 패키지 시스템 有权
公开(公告)号：KR101562314B1
公开(公告)日：2015-10-21
申请号：KR1020080099863
申请日：2008-10-10
申请人： 스태츠 칩팩 피티이. 엘티디.
发明人： 카마초지그문드라미레즈 , 피시간자이루스레가스피 , 아드빈쿨라아벨라르도쥬니어하다프 , 테이라이오넬치엔후이
IPC分类号： H01L23/12
CPC分类号： H01L25/03 , H01L21/561 , H01L23/13 , H01L23/3128 , H01L24/73 , H01L24/97 , H01L25/105 , H01L25/50 , H01L2224/05553 , H01L2224/16225 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2225/1023 , H01L2225/1058 , H01L2225/1088 , H01L2924/14 , H01L2924/1515 , H01L2924/15151 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要： 집적회로패키징방법(2400)은, 공동(106)을구비하는기판(104)을제공하는단계, 기판(104)의공동(106) 상방에패키지(116)를밀봉하는단계, 및공동(106) 내에봉입체(102)가형성되는것을실질적으로방지하는기판(104)의일부와패키지(116) 상방에봉입체(102)를형성하는단계를포함한다.

45. 发明公开

KR1020120135897A 리세스된 반도체 기판 审中-实审
标题翻译：残留的半导体衬底
公开(公告)号：KR1020120135897A
公开(公告)日：2012-12-17
申请号：KR1020127015804
申请日：2011-01-25
申请人： 마벨 월드 트레이드 리미티드
发明人： 우알버트 , 첸로아웬 , 한충청 , 리우쉬안-밍 , 웨이치엔-추안 , 창룬지 , 우스코트 , 쳉추안-쳉
IPC分类号： H01L23/13 , H01L23/14 , H01L23/498 , H01L23/367 , H01L25/065 , H01L23/00 , H01L25/04
CPC分类号： H01L25/04 , H01L21/486 , H01L21/565 , H01L21/76877 , H01L21/76898 , H01L23/13 , H01L23/147 , H01L23/3677 , H01L23/49827 , H01L23/49833 , H01L23/49838 , H01L24/09 , H01L24/16 , H01L24/17 , H01L24/33 , H01L24/48 , H01L24/73 , H01L24/81 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/05624 , H01L2224/05647 , H01L2224/13024 , H01L2224/14181 , H01L2224/16225 , H01L2224/16235 , H01L2224/16238 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2224/81193 , H01L2224/83904 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/12042 , H01L2924/12044 , H01L2924/14 , H01L2924/1515 , H01L2924/15153 , H01L2924/15156 , H01L2924/15159 , H01L2924/15311 , H01L2924/1532 , H01L2924/15331 , H01L2924/181 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2224/13025
摘要： 본 발명의 실시예는 장치를 제공하며, 이 장치는 반도체 기판과, 그리고 상기 반도체 기판에 결합되는 다이를 포함하고, 상기 반도체 기판은 제 1 표면, 상기 제 1 표면의 반대편에 있는 제 2 표면, 및 하나 이상의 비아들을 구비하고, 상기 제 1 표면의 적어도 일부분은 리세스되어 상기 반도체 기판의 리세스된 영역을 형성하며, 상기 하나 이상의 비아들은 상기 반도체 기판의 상기 리세스된 영역에 형성되어 상기 반도체 기판의 상기 제 1 표면과 상기 제 2 표면 간에 전기적 경로 또는 열적 경로를 제공하고, 상기 다이는 상기 반도체 기판의 상기 리세스된 영역에 형성된 상기 하나 이상의 비아들에 전기적으로 결합된다. 다른 실시예가 설명 및/또는 청구될 수 있다.

46. 发明授权

KR101153536B1 고주파 패키지 有权
标题翻译：高频包
公开(公告)号：KR101153536B1
公开(公告)日：2012-06-11
申请号：KR1020100053444
申请日：2010-06-07
申请人： 삼성전기주식회사
发明人： 전영호 , 전석택 , 최승용
IPC分类号： H01L23/04 , H01L23/12 , H01P3/08
CPC分类号： H01L23/552 , H01L2224/16225 , H01L2924/1515 , H01L2924/19105
摘要： 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 고주파 패키지가 개시된다.
상기 고주파 패키지는, 상면에 적어도 하나의 전자 부품을 실장하며, 내부 접지 전극을 갖는 기판과, 상기 기판의 상면으로부터 연장되어 상기 기판의 측면에 형성된 적어도 하나의 홈부와, 상기 홈부의 표면에 형성되며 상기 내부 접지 전극과 전기적으로 접속하는 홈부 전극과, 상기 전자 부품을 밀봉하며, 상기 홈부 내에 충진되는 절연성 몰드부 및 상기 절연성 몰드부에 밀착하여 상기 절연성 몰드부를 커버하고, 상기 홈부 전극와 전기적으로 접속된 도전성 실드부를 포함한다.

47. 发明公开

KR1020110063998A 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 无效
标题翻译：用于半导体封装的基板和具有该半导体封装的半导体封装
公开(公告)号：KR1020110063998A
公开(公告)日：2011-06-15
申请号：KR1020090120404
申请日：2009-12-07
申请人： 에스케이하이닉스 주식회사
发明人： 양경모 , 김승지
IPC分类号： H01L23/48
CPC分类号： H01L25/0657 , H01L24/73 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2225/0651 , H01L2225/06565 , H01L2924/1515 , H01L2924/15311 , H01L2924/00012 , H01L2924/00
摘要： PURPOSE: A substrate for a semiconductor package and semiconductor package with the same are provided to obtain a bonding area for a metal wire to eliminates problems during a bonding process, thereby increasing the electrical connection reliability of the metal wire. CONSTITUTION: A core layer(102) comprises an upper surface(a) and a lower surface(b) facing the upper surface. The core layer comprises a first area(A) with a slope and a second area(B) with the upper surface. A bond finger(104) is formed on the slope. A ball land(106) is formed on the lower surface. A via pattern(108) connects the bond finger with the ball land.
摘要翻译：目的：提供一种用于半导体封装的衬底及其半导体封装，以获得金属线的接合面积，以消除接合过程中的问题，从而增加金属线的电连接可靠性。构成：芯层（102）包括面向上表面的上表面（a）和下表面（b）。芯层包括具有斜面的第一区域（A）和具有上表面的第二区域（B）。在斜面上形成粘结指状物（104）。球面（106）形成在下表面上。通孔图案（108）将粘结指与球体接合。

48. 发明授权

KR101019708B1 반도체 패키지 失效
标题翻译：半导体封装
公开(公告)号：KR101019708B1
公开(公告)日：2011-03-07
申请号：KR1020090017591
申请日：2009-03-02
申请人： 에스케이하이닉스 주식회사
发明人： 박신영 , 하성권
IPC分类号： H01L23/12
CPC分类号： H01L24/73 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2924/14 , H01L2924/1515 , H01L2924/15311 , H01L2924/00012 , H01L2924/00
摘要： 본 발명에 따른 반도체 패키지는, 일면에 체결부가 구비되며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판 및 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에 상기 체결부와 대응되는 돌출부를 구비한 반도체 칩을 포함한다.
摘要翻译：根据本发明的半导体封装可设置有附加的紧固到表面上，所述核心层和设置在基板上，并且所述衬底包括第一和分别在一个表面上形成的第二绝缘层和所述核心层的另一面，一个侧的基板以及与半导体芯片的相应表面上的紧固部分对应的突出部分。

49. 发明授权

KR101004275B1 전자 모듈 및 전자 모듈의 제조 방법 有权
标题翻译：电子模块及其制造方法
公开(公告)号：KR101004275B1
公开(公告)日：2011-01-03
申请号：KR1020080061897
申请日：2008-06-27
申请人： 티디케이가부시기가이샤
发明人： 아사미시게루
IPC分类号： H01L23/00 , H01L23/28
CPC分类号： H01L24/97 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/0102 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01038 , H01L2924/0104 , H01L2924/01046 , H01L2924/01047 , H01L2924/01057 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/04953 , H01L2924/14 , H01L2924/1515 , H01L2924/181 , H01L2924/19041 , H01L2924/3011 , H01L2924/3025 , H01L2924/00
摘要： 과제
전자 부품의 실장 면적을 증대시킬 수 있으며, 또한 그라운드 전극과 금속 실드의 접속 불량을 억제하여 그라운드 전극과 도전성 실드의 접속 강도를 충분히 확보할 수 있는 전자 모듈 및 그 제조 방법을 제공한다.
해결 수단
전자 모듈 (100) 은 반도체 장치 (30) 등이 내장된 다층 기판 (1) 상에 전자 부품 (60) 이 실장되고, 이들이 에폭시 수지 등의 밀봉층 (110) 으로 밀봉되고, 게다가 밀봉층 (110) 및 다층 기판 (1) 이 금속 실드 (120) 로 덮인 것이다. 다층 기판 (1) 과 금속 실드 (120) 는 다층 기판 (1) 의 일부를 절삭함으로써 노출된 그라운드 전극 (GN) 에 의해 전기적으로 접속되어 있다.
전자 모듈

50. 发明公开

KR1020100082619A 표면실장소자 패키지 및 그 제조방법 失效
标题翻译：表面安装装置及其制造方法
公开(公告)号：KR1020100082619A
公开(公告)日：2010-07-19
申请号：KR1020090001994
申请日：2009-01-09
申请人： 전자부품연구원
发明人： 이규복
IPC分类号： H01L23/32
CPC分类号： H01L2224/16225 , H01L2924/01322 , H01L2924/1515 , H01L2924/00
摘要： PURPOSE: A surface mounted device package and a manufacturing method thereof are provided to efficiently use a space by minimizing the space for applying the surface mounted device package without changing the inner configuration of the surface mounted device package. CONSTITUTION: A cavity(C) is formed on a substrate(110). A signal line(140) is formed inside the substrate. A surface mounted device(120) is positioned inside the cavity and is mounted on the bottom of the cavity through an inner terminal electrode(150). An outer terminal electrode(130) is formed on the side of the substrate and electrically connects the substrate and the surface mounted device.
摘要翻译：目的：提供一种表面安装器件封装及其制造方法，以在不改变表面安装器件封装的内部构造的情况下最小化施加表面安装器件封装的空间来有效地使用空间。构成：在基板（110）上形成空腔（C）。在衬底内形成信号线（140）。表面安装装置（120）位于空腔内部并通过内部端子电极（150）安装在空腔的底部。外部端子电极（130）形成在基板侧并电连接基板和表面安装装置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式