专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明授权

KR100176624B1 다양한 지연처리가 가능한 데이터 전송 인지신호 발생장치 失效
标题翻译：数据传输识别信号发生装置可处理可变延迟
公开(公告)号：KR100176624B1
公开(公告)日：1999-05-15
申请号：KR1019960049343
申请日：1996-10-28
申请人： 삼성전자주식회사
发明人： 황교종
IPC分类号： G06F13/14 , G06F1/12
摘要： 본 발명에 따른 데이터 전송인지 신호 발생장치가 개시된다.
CPU와 I/O장치간에 상호데이터를 전송함에 있어, 각 클럭속도의 빠르기 차를 보완하기 위한 지연사이클을 생성하기 위한 본 발명에 의한 데이터 전송인지 신호 발생장치는 발진클럭신호를 분주하고 분주된 발진클럭신호를 논리적으로 조합하여 필요한 만큼의 지연시간을 갖는 클럭신호를 발생시키는 지연클럭발생수단;, 상기 지연클럭발생수단으로부터 발생된 지연클럭으로 데이터 스트로브(DS)신호를 래치하여 시간차를 갖는 VDS신호를 발생시키는 VDS신호 발생수단; 및 데이터 스트로브(DS) 신호와 지연시간을 갖는 VDS신호를 필요에 따라 선별적으로 출력시키는 출력수단을 포함한다.
따라서, 상술한 바와 같이 본 발명에 의하면, 속도가 빠른 CPU와 상대적으로 속도가 느린 I/O 장치 접속시 지연사이클을 자유롭게 구현할 수 있어 사용이 편리한 효과를 갖는다.

32. 实用新型

KR2019980050442U 과전류 보호회로의 동작 표시기능을 갖는 디스플레이 장치 失效
标题翻译：具有过电流保护电路的操作显示功能的显示装置
公开(公告)号：KR2019980050442U
公开(公告)日：1998-10-07
申请号：KR2019960063613
申请日：1996-12-30
申请人： 삼성전자주식회사
发明人： 김홍기
IPC分类号： G06F1/12 , G06F1/26
摘要： 본고안은과전류보호회로의동작표시기능을갖는디스플레이장치에관한것으로, 디바이스부에전원을공급하는회로의전류가정격전류이상이어서과전류보호회로가동작할경우과전류보호회로의동작에대한메시지를디스플레이하여사용자에게인식시키는디스플레이장치에관한것이다. 디바이스부에일정한전원을공급하는 USB의과전류감지부로부터정격전류를초과하는전류가감지되었을경우에 USB 컨트롤러가전원라인의온/오프스위치를오프시켜전원을차단하고, 디스플레이부의마이크로컴퓨터에과전류보호회로동작신호를인가하여 OSD부에서과전류보호회로의동작정보를화면에디스플레이하도록한다.
摘要翻译：纸提案涉及具有过电流保护电路的操作显示功能的显示装置，且如果在提供电力到设备部件的电路中的电流至少在额定电流，然后到过电流保护电路操作显示过电流保护电路的操作的消息本发明涉及用于用户识别的显示装置。到从当前当检测到超过所述USB控制器的额定电流供给恒定功率器件部分的USB医学电流传感器的情况下关闭电源线的on / off开关切断电源，和过电流保护，以微型计算机的显示部该电路是用于在OSD单元的显示器上显示所述过电流保护电路的操作的信息的操作信号。

33. 发明公开

KR1019960024806A 배수클럭옵션을갖는마이크로프로세서에서의자기구성속도경로 失效
标题翻译：具有排水时钟选项的微处理器中的自组织速度路径
公开(公告)号：KR1019960024806A
公开(公告)日：1996-07-20
申请号：KR1019950044882
申请日：1995-11-29
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 스티븐씨.크로머
IPC分类号： G06F1/12
摘要： 마이크로프로세서는 내부 클럭주파수로서 다중 클럭주파수중에서 하나를 선택하도록 선택권을 가진다. 마이크로프로세서는 내부 클럭주파수를 선택하는데 사용되는 클럭선택신호를 기본으로 내부 기능회로의 속도경로를 재구성한다. 이러한 방식에 있어서, 내부 클럭사이클의 최소수는 특정한 내부 주파수가 선택되었음에도 불구하고 기능회로의 기능을 수행하는데 사용된다.

34. 发明公开

KR1019950029905A 위상 제어 클럭 신호 생성 방법 및 장치 失效
标题翻译：用于相位控制时钟信号生成的方法和设备
公开(公告)号：KR1019950029905A
公开(公告)日：1995-11-24
申请号：KR1019950008596
申请日：1995-04-13
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 챠레스고돈라이트 , 조세엠.알바레즈
IPC分类号： G06F1/12
摘要： 본 발명은 마이크로프로세서내에서 위상 제어 클럭 신호(phase-controlled clock signal)를 발생하는 방법 및 장치를 제공한다. 제1주파수(first frequency)를 갖는 제1클럭 신호(first clock signal)가 입력된다. 리셋 이벤트 후, 시간 t에서 제1방향(first direction)으로 제1클럭 신호 전이(first clock signal transition)가 발생한다. 제1주파수와 비 정수의 비율(non-integer ratio)로 연관된 제2주파수를 갖는 제2클럭 신호가 출력된다. 제2클럭 신호도 시간 t에서 제1클럭 신호와 동일한 방향으로 전이한다.

35. 实用新型

KR2019910018744U 글리치 방지용 클럭스위칭 회로 失效
公开(公告)号：KR2019910018744U
公开(公告)日：1991-11-29
申请号：KR2019900004505
申请日：1990-04-13
申请人： 현대반도체 주식회사
发明人： 김상훈
IPC分类号： G06F1/12

36. 发明公开

KR850003479A 반도체 집적 회로 失效
公开(公告)号：KR850003479A
公开(公告)日：1985-06-17
申请号：KR840006207
申请日：1984-10-06
IPC分类号： G06F13/38 , G06F1/04 , G06F1/12 , G06F13/42 , G06F15/78
摘要： 내용없음

37. 发明公开

KR1020220038014A 분배된 구동기 회로들 및 디밍 데이터를 위한 공유된 멀티-와이어 통신 인터페이스를 갖는 디스플레이 디바이스 审中-实审
公开(公告)号：KR1020220038014A
公开(公告)日：2022-03-25
申请号：KR1020210178112
申请日：2021-12-13
IPC分类号： G09G3/32 , G06F1/12
摘要： 실시예들은제어회로, 발광다이오드(LED) 존들의어레이, 및디스플레이영역내에분배된구동기회로들의어레이를포함하는디스플레이디바이스에관한것이다. 구동기회로들은직렬통신라인들을통해직렬통신체인에서서로그리고제어회로에결합되는그룹들로배열된다. 구동기회로들의그룹은또한제어회로로부터구동기제어신호들을제공하기위한고속인터페이스를제공하는공유된멀티-와이어명령라인과병렬로결합된다. 제어회로는공유된멀티-와이어명령라인또는직렬통신체인을통해구동기회로들에리드백명령들을추가로발행할수 있다. 명령들에응답하여, 구동기회로들은직렬통신체인을통하는리드백라인을통해또는구동기회로들로부터의병렬접속들을통해리드백데이터를제공한다.

38. 发明授权

KR102339669B1 기능 안전 요건들을 충족시키는 집적 회로들을 동기화하는 방법 有权
公开(公告)号：KR102339669B1
公开(公告)日：2021-12-15
申请号：KR1020207004162
申请日：2018-07-20
IPC分类号： G06F13/42 , G06F1/12 , G06F11/07 , G01R29/027 , H03K5/135 , G05B19/05
摘要： 본발명의양태들에따르면, 2 개의집적회로들을동기화하는방법이제시된다. 2 개의집적회로들을동기화하는방법은, SYNC 버스를통해마스터 IC 로부터슬레이브 IC 로제 1 펄스를전송하는단계; 슬레이스 IC 로부터 SYNC 버스상에서제 2 펄스를수신하는단계; 제 2 펄스를검사하는단계; 장애가검출되면인터럽트를트리거링하는단계; 및동기화가검출되면측정을개시하는단계를포함할수 있다.

39. 发明授权

KR102229559B1 이더캣 네트워크 기반의 외부프로세서 시계 동기화 시스템 및 방법 有权
公开(公告)号：KR102229559B1
公开(公告)日：2021-03-18
申请号：KR1020190106748
申请日：2019-08-29
申请人： 주식회사 효원파워텍 , 부산대학교 산학협력단
发明人： 박성문 , 박창환 , 김장목 , 최준영
IPC分类号： H04L7/00 , G06F15/163 , G06F1/12
摘要： 본발명은이더캣네트워크기반의외부프로세서시계동기화시스템및 방법에관한것으로외부프로세서시계값에트리거지연시간을보상하여외부프로세서와마스터의시계를동기화하고, 외부프로세서시계값에트리거지연시간, 전파지연시간을보상하여외부프로세서와복수의슬레이브간의시계동기화를수행하는것을특징으로한다.

40. 发明公开

KR1020210026241A 이더캣 네트워크 기반의 외부프로세서 시계 동기화 시스템 및 방법 有权
公开(公告)号：KR1020210026241A
公开(公告)日：2021-03-10
申请号：KR1020190106748
申请日：2019-08-29
申请人： 주식회사 효원파워텍 , 부산대학교 산학협력단
发明人： 박성문 , 박창환 , 김장목 , 최준영
IPC分类号： H04L7/00 , G06F15/163 , G06F1/12
摘要： 본발명은이더캣네트워크기반의외부프로세서시계동기화시스템및 방법에관한것으로외부프로세서시계값에트리거지연시간을보상하여외부프로세서와마스터의시계를동기화하고, 외부프로세서시계값에트리거지연시간, 전파지연시간을보상하여외부프로세서와복수의슬레이브간의시계동기화를수행하는것을특징으로한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式