专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明授权

KR100827368B1 내전력 시험 시스템 및 그 방법 有权
标题翻译：用于测试动力耐久性的系统和方法
公开(公告)号：KR100827368B1
公开(公告)日：2008-05-06
申请号：KR1020060124587
申请日：2006-12-08
申请人： 한국전자통신연구원
发明人： 김영구 , 김태홍 , 유종준
IPC分类号： G01R31/30 , G01R21/00 , G01R31/26
CPC分类号： G01R31/30 , G01R1/045 , G01R21/002
摘要： A method and a system for testing a withstand voltage are provided to decrease a test time by applying a step-stress scheme on a semiconductor RF(Radio Frequency) passive element. A high power amplifier(120) amplifies a continuous signal which is generated from an input test frequency, to a desired power level. A power meter(140) monitors the power level inputted to a semiconductor RF passive element, and the power level outputted from the semiconductor RF passive element. A network analyzer(160) measures electrical characteristics of the semiconductor RF passive element from the input power level. A control analysis computer(190) raises the test power from a start power level at predetermined steps during a predetermined time interval, monitors electrical characteristics of the semiconductor RF passive element, and sets the test frequency and a maximum test power level. The control analysis computer maintains the test power for a predetermined period and monitors the electrical characteristics of the passive element by using the test frequency.
摘要翻译：提供了一种用于测试耐压的方法和系统，以通过在半导体RF（射频）无源元件上应用步进应力方案来减少测试时间。大功率放大器（120）将从输入测试频率产生的连续信号放大到期望的功率电平。功率计（140）监视输入到半导体RF无源元件的功率电平和从半导体RF无源元件输出的功率电平。网络分析器（160）根据输入功率电平测量半导体RF无源元件的电特性。控制分析计算机（190）在预定时间间隔内以预定步骤从起始功率电平提高测试功率，监视半导体RF无源元件的电特性，并设置测试频率和最大测试功率电平。控制分析计算机将测试功率维持在预定时间段，并通过使用测试频率监视无源元件的电特性。

22. 发明授权

KR100780941B1 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템 失效
标题翻译：能够进行噪声注入的高速测试数据生成器和使用它的自动测试系统
公开(公告)号：KR100780941B1
公开(公告)日：2007-12-03
申请号：KR1020050078044
申请日：2005-08-24
申请人： 삼성전자주식회사
发明人： 장진모 , 김영부 , 유두식 , 안병욱
IPC分类号： G01R31/3183
CPC分类号： G01R31/31713 , G01R31/30 , G01R31/31708
摘要： 고속 인터페이스 기능블록을 테스트하는데 사용되는 고속의 테스트 신호에, 적절한 잡음을 선택적으로 주입할 수 있는 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를 사용하는 자동 테스트 시스템을 개시한다. 상기 고속 테스트데이터 발생기는, 병렬로 인가되는 저속의 테스트 데이터 신호를 결합하여 고속의 제1테스트입력신호 및 제2테스트입력신호를 생성하는 HSI(High Speed Interface) 샘플데이터 생성기와, 적어도 1개의 잡음제어신호에 응답하여 상기 제1테스트입력신호에 잡음을 인가하여 제1테스트잡음신호를 생성하는 제1잡음주입블록 및 적어도 1개의 잡음제어신호에 응답하여 상기 제2테스트입력신호에 잡음을 인가하여 제2테스트잡음신호를 생성하는 제2잡음주입블록을 구비하며, 상기 제1잡음주입블록은 상기 제1테스트입력신호에 지터잡음 및/또는 전압잡음을 주입하며, 상기 제2잡음주입블록은 제2테스트잡음신호에 지터잡음 및/또는 전압잡음을 주입하는 것을 특징으로 한다.
摘要翻译：能够进行噪声注入的速度测试数据生成器以及使用该速度测试数据生成器的自动测试系统能够将适当的噪声选择性地注入到用于测试高速接口功能块的高速测试信号中。高速测试数据产生器，通过所述测试数据信号从低速组合以并行地施加到第一测试输入信号和（高速接口）HSI至2的高速产生测试输入信号样本数据发生器和至少一个噪声响应于响应于第一噪声注入块以及用于产生第一测试噪声信号中的噪声的噪声控制信号中的至少一个施加至所述测试输入信号中的噪声，第一控制信号施加所述第二测试输入信号以及用于产生第二测试噪声信号的第二噪声注入模块，其中第一噪声注入模块将抖动噪声和/或电压噪声注入到第一测试输入信号中， 2个抖动噪声和/或电压噪声进入测试噪声信号。

23. 发明公开

KR1020070023457A 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템 失效
标题翻译：能够插入噪声的高速测试数据发生器及使用其的自动测试系统
公开(公告)号：KR1020070023457A
公开(公告)日：2007-02-28
申请号：KR1020050078044
申请日：2005-08-24
申请人： 삼성전자주식회사
发明人： 장진모 , 김영부 , 유두식 , 안병욱
IPC分类号： G01R31/3183
CPC分类号： G01R31/31713 , G01R31/30 , G01R31/31708
摘要： 고속 인터페이스 기능블록을 테스트하는데 사용되는 고속의 테스트 신호에, 적절한 잡음을 선택적으로 주입할 수 있는 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를 사용하는 자동 테스트 시스템을 개시한다. 상기 잡음주입이 가능한 고속 테스트데이터 발생기는, 제1잡음주입블록 및 제2잡음주입블록을 구비한다. 상기 제1잡음주입블록은, 적어도 1개의 잡음제어신호에 응답하여 제1테스트입력신호에 소정의 잡음을 인가하여 제1테스트잡음신호를 생성한다. 상기 제2잡음주입블록은, 적어도 1개의 잡음제어신호에 응답하여 제2테스트입력신호에 소정의 잡음을 인가하여 제2테스트잡음신호를 생성한다. 여기서, 상기 제1테스트입력신호 및 상기 제2테스트입력신호는 위상이 서로 반대되는 직렬 디지털신호이다. 상기 자동 테스트 시스템은, HSI 샘플 데이터 생성기 및 잡음주입이 가능한 고속 테스트데이터 발생기를 구비한다. 상기 HSI 샘플 데이터 생성기는, 수신한 저속의 병렬 테스트데이터를 직렬로 결합하여 고속의 제1테스트입력신호 및 제2테스트입력신호를 생성한다. 잡음주입이 가능한 고속 테스트데이터 발생기는, 상기 제1테스트입력신호 및 상기 제2테스트입력신호에 소정의 잡음을 인가한 제1테스트잡음신호 및 제2테스트잡음신호를 생성한다.

24. 发明公开

KR1020010036041A 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법 失效
标题翻译：基于时钟频率和时间确定方法控制延时的确定电路
公开(公告)号：KR1020010036041A
公开(公告)日：2001-05-07
申请号：KR1019990042877
申请日：1999-10-05
申请人： 삼성전자주식회사
发明人： 정대현
IPC分类号： G11C11/401
CPC分类号： G11C7/222 , G01R31/30 , G11C7/1072 , G11C7/22
摘要： PURPOSE: A latency determination circuit capable of controlling latency based on a clock frequency and a latency determination method are provided which easily decides a latency determination section and determines optimal latency according to a clock frequency. CONSTITUTION: A latency determination circuit(4) includes a latency determination instruction input unit(5), a delay(10), a latency determination section signal generating circuit(20) and a latency select circuit(30). The input unit generates an inner start signal in response to activation of a latency determination start signal that starts latency determination in synchronization with a clock signal. The delay delays the inner start signal by a predetermined time to generate a delayed signal for controlling the latency. The latency determination section generating circuit creates predetermined latency determination section signals at every edge of the clock signal in response to the latency determination start signal. The latency select circuit generates a latency select signal that decides the latency number in response to the latency determination section signals at the time when the delayed signal is activated.
摘要翻译：目的：提供一种能够基于时钟频率和等待时间确定方法控制等待时间的等待时间确定电路，其容易地决定等待时间确定部分，并根据时钟频率确定最佳等待时间。构成：等待时间确定电路（4）包括等待时间确定指令输入单元（5），延迟（10），等待时间确定部分信号发生电路（20）和等待时间选择电路（30）。响应于与时钟信号同步开始等待时间确定的等待时间确定开始信号的激活，输入单元产生内部起始信号。该延迟将内部起始信号延迟预定时间以产生用于控制等待时间的延迟信号。等待时间确定部分产生电路响应于等待时间确定开始信号，在时钟信号的每个边沿创建预定的等待时间确定部分信号。等待时间选择电路产生延迟选择信号，该等待时间选择信号响应延迟信号被激活时的等待时间确定部分信号而决定等待时间数。

25. 发明授权

KR100275987B1 위상 동기 루프를 갖는 반도체 집적 회로 失效
标题翻译：具有相位锁定环路的半导体集成电路
公开(公告)号：KR100275987B1
公开(公告)日：2000-12-15
申请号：KR1019980006455
申请日：1998-02-27
申请人： 닛뽕덴끼 가부시끼가이샤
发明人： 스즈끼가즈마사
IPC分类号： H03L7/08
CPC分类号： H03L7/06 , G01R31/30
摘要： LSI의 위상 동기 루프는, 위상 비교기, 저역 통과 필터, 전압 제어 발진기 및 주파수 분주기로 이루어지고, 입력 클록 신호를 수신하여 입력 클록신호를 체배하여 획득된 내부 클록 신호를 출력한다. 저역 통과 필터의 출력은 외부핀으로부터 전압 폴로어를 통해 집적 회로의 외부로 공급된다. 저역 통과 필터의 출력 전압은 위상 동기 루프의 특성에 영향을 주지 않고 위상 동기 루프의 성능을 평가하는 테스트 모드 동안 평가된다.

26. 发明授权

KR100274710B1 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법 失效
标题翻译：不具有有缺陷的器件的影响的半导体器件的测试系统及其使用的测试方法
公开(公告)号：KR100274710B1
公开(公告)日：2000-12-15
申请号：KR1019970028215
申请日：1997-06-27
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 츠카모토테루아키 , 니고리카와아츠시
IPC分类号： H01L21/66
CPC分类号： G01R31/30 , G01R31/2879
摘要： 본 발명에 따른 시험 시스템은 번 인(burn-in) 보드(11) 상에 장착된 반도체 집적 회로 디바이스의 제품(IC11-ICmn)을 선택적으로 활성화시키고, 상기 제품들 중에 결함이 있는 제품이 혼합되어있는지의 여부를 알기 위해 제품에 시험 데이터 신호(I/01 내지 I/0n)를 공급하며, 시험 시스템에 내장된 전력 분배기(13)는 활성화된 제품에만 전력을 공급함으로써 활성화되지 않은 제품은 시험 데이터 신호에 영향을 주지 않도록 되어있다.

27. 发明授权

KR100132756B1 이씨엘(ECL) 회로의 번인 방법 및 장치 失效
标题翻译：烧焦方法和ECL电路的设备
公开(公告)号：KR100132756B1
公开(公告)日：1998-04-16
申请号：KR1019940004964
申请日：1994-03-14
申请人： 가부시끼가이샤 도시바
发明人： 구로다다다히로 , 노다마고또
IPC分类号： H01L21/66
CPC分类号： G01R31/3004 , G01R31/2849 , G01R31/30 , G01R31/31701 , G01R31/3173
摘要： The semiconductor device includes a circuit, such as, an ECL circuit for comparing input signals with a reference potential determined as a circuit threshold value and outputting an output signal according to the comparison result. The semiconductor device further includes a switching circuit for switching the reference potential level between ordinary operation and burn-in operation of the ECL circuit. The time required for the burn-in operation can be reduced markedly.

28. 发明授权

KR1019960005606B1 저 대역폭 검사 장비 및 프로브 스테이션을 사용하여 디지탈 마이크로회로의 단순 및 정확한 에이씨(AC) 검사를 제공하는 내장 검사 회로 및 속도 검사 방법 无效
标题翻译：内置测试电路提供简单和准确的低带测试设备和探测台数字微处理器的交流测试
公开(公告)号：KR1019960005606B1
公开(公告)日：1996-04-26
申请号：KR1019920022564
申请日：1992-11-27
申请人： 레이티언 컴파니
发明人： 윌리엄디.파웰
IPC分类号： G01R31/28
CPC分类号： G01R31/30 , G01R31/318552 , G01R31/31858
摘要： Circuitry and techniques are disclosed for transferring data between the automatic test equipment (ATE) and an integrated circuit under test pursuant to a slow clock that can have an arbitrarily long period, and for operating storage elements in the integrated circuit pursuant to a fast clock having a short period that corresponds to the clock rate at which combinatorial networks in the integrated circuit are to be tested. In one embodiment, input latches at inputs of the integrated circuit receive test data from the ATE, and output latches at the outputs provide test result data for the ATE. Pursuant the alternating single cycles of the slow clock and the fast clock, the delays through combinatorial networks between of a data propagation path between an input latch and an output latch are tested pursuant to the fast clock. In another embodiment, test data is serially scanned into scan registers pursuant to a series of slow clock cycles. After the test data has been scanned in, the scan registers are operated parallel to test the delays of combinatorial networks between the scan registers.

29. 发明授权

KR1019950014558B1 반도체 장치 失效
标题翻译：半导体器件
公开(公告)号：KR1019950014558B1
公开(公告)日：1995-12-05
申请号：KR1019910024148
申请日：1991-12-24
申请人： 가부시끼가이샤 도시바
发明人： 다나가히로아키 , 고야나기마사루
IPC分类号： G11C11/40
CPC分类号： G01R31/3161 , G01R31/2884 , G01R31/30 , G01R31/31712 , G01R31/31715 , G11C11/401 , G11C11/4094 , G11C29/50
摘要： An semiconductor device includes an integrated circuit having first and second circuit sections formed on a semiconductor chip (10), at least one voltage stress testing pad (11, 12) formed on the semiconductor chip, for supplying a voltage stress testing voltage or signal to the first circuit section, and a control circuit (15) formed on the semiconductor chip, for controlling and setting the second circuit section into a state corresponding to a voltage stress testing mode by using an input from the voltage stress testing pads.
摘要翻译：一种半导体器件包括：集成电路，具有形成在半导体芯片（10）上的第一和第二电路部分;至少一个电压应力测试焊盘（11,12），形成在半导体芯片上，用于将电压应力测试电压或信号提供给第一电路部分和形成在半导体芯片上的控制电路（15），用于通过使用来自电压应力测试焊盘的输入来控制和设置第二电路部分到对应于电压应力测试模式的状态。＆lt;图像＆GT;

30. 发明公开

KR20180034528A 온칩 파라미터 측정 审中-公开
标题翻译：片上参数测量
公开(公告)号：KR20180034528A
公开(公告)日：2018-04-04
申请号：KR20187005235
申请日：2016-07-19
IPC分类号： G01R31/28 , G01R35/00 , G06F1/20 , G06F1/26 , G06F1/32
CPC分类号： G01R31/2874 , G01R31/2884 , G01R31/30 , G01R35/005 , G06F1/206 , G06F1/26 , G06F1/3203 , H03K19/003
摘要： 온칩파라미터측정을수행하기위한장치및 방법이개시된다. 일실시예에서, IC는다수의기능성회로블록을포함하며, 이들은각각전압및 온도와같은파라미터들을측정하기위한하나이상의센서를갖는다. 각각의기능성블록들은로컬공급전압노드로부터전력을수신하도록결합된회로부를포함한다. 유사하게, 각각의센서들의회로부는또한대응하는로컬공급전압노드로부터전력을수신하도록결합된다. 각각의센서들은공정, 전압, 및온도변이를보상하기위하여보정될수 있다. 센서들의특성에기초하는다양한방법들을이용하여보정을수행할수 있다.
摘要翻译：公开了一种用于执行片上参数测量的装置和方法。在一个实施例中，IC包括多个功能电路块，每个功能电路块具有一个或多个分别用于测量诸如电压和温度的参数的传感器。每个功能块包括被耦合以从本地电源电压节点接收功率的电路。类似地，每个传感器的电路也被耦合以从相应的本地电源电压节点接收电力。每个传感器都可以进行校准，以补偿过程，电压和温度变化。可以根据传感器的特性使用各种方法进行校准。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式