专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明授权

KR100549723B1 메모리 크기를 감소시키는 부트로더를 포함한 디지털 신호 처리 시스템 失效
标题翻译：带智能引导加载器的数字信号处理系统减少内存大小
公开(公告)号：KR100549723B1
公开(公告)日：2006-02-08
申请号：KR1020030097326
申请日：2003-12-26
申请人： 한국전자통신연구원
发明人： 김익균 , 조한진
IPC分类号： G06F9/24
摘要： 본 발명은 메모리 및 프로세서를 포함하는 디지털 신호처리 시스템의 첫 동작인 부팅에 관한 것으로, 특히 메모리 크기를 감소시키는 부트로더를 포함한 하바드 구조의 디지털 신호 처리 시스템에 관한 것이다.
상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 프로그램 메모리, 데이터 메모리 및 프로세서를 포함하는 디지털 신호 처리 시스템에 있어서, 부팅시, 프로그램 데이터 및 정적 데이터를 포함하는 부트로더 입력 데이터를 입력 받아 상기 프로그램 데이터를 상기 프로그램 메모리에 저장시키고, 상기 정적 데이터를 상기 데이터 메모리에 저장시키는 부트로더를 추가적으로 포함하는 것을 특징으로 하는 디지털 신호 처리 시스템을 제공한다.
본 발명에 의한 부트로더를 포함한 디지털 신호 처리 시스템은 기존의 하버드 구조에서의 비효율적인 부팅과정을 부트로더를 이용하여 프로그램 메모리 크기를 줄이며 데이터 메모리를 효율적으로 이용하게 한다는 장점이 있다.
디지털 시그널 프로세서(digital signal processor), 부트로더(boot loader)

22. 发明公开

KR1020050066938A 다층 버스 제어 장치 失效
标题翻译：用于控制大量总线的装置
公开(公告)号：KR1020050066938A
公开(公告)日：2005-06-30
申请号：KR1020040031896
申请日：2004-05-06
申请人： 한국전자통신연구원
发明人： 장준영 , 김원종 , 조한진
IPC分类号： G06F13/40
摘要： 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은, 다층 버스 제어 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 데이터의 입출력을 위한 입출력 버스와 데이터의 전달을 위한 시스템 버스 및 프로그램의 전달을 위한 프로그램 버스를 분리하고 각 버스를 연결하는 버스연결부와 각 버스의 사용을 중재하는 버스중재기 및 각 모듈들을 제어하는 제어기를 통해 각 버스들이 독립적으로 동작하도록 제어하기 위한 다층 버스 제어 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 다층 버스 제어 장치에 있어서, 데이터 전달을 위한 다수의 버스; 제어 수단의 제어에 따라 상기 다수의 버스를 상호 연결하기 위한 버스 연결 수단; 상기 각 버스의 사용권을 중재하여 각 버스들이 상호 독립적으로 동작하도록 하기 위한 버스 중재 수단; 상기 각 버스를 통해 전달되는 데이터를 처리하기 위한 데이터 처리 수단; 및 상기 버스 연결 수단이 상기 다수의 버스를 상호 연결하도록 제어하기 위한 상기 제어 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 시스템온칩 프로세서 등에 이용됨.

23. 发明公开

KR1020050065898A 에러 핸들러를 포함한 디지털 오디오 복호화기 및 디지털오디오 재생기 失效
标题翻译：数字音频解码器和数字音频播放器，包括错误处理器
公开(公告)号：KR1020050065898A
公开(公告)日：2005-06-30
申请号：KR1020030097058
申请日：2003-12-26
申请人： 한국전자통신연구원
发明人： 김익균 , 조한진
IPC分类号： G11B20/18
CPC分类号： G11B20/1833 , G11B20/10037 , G11B20/10527 , G11B27/34 , G11B2020/1843
摘要： 본 발명은 디지털 오디오 재생기에 관한 발명이다. 특히 에러 핸들러를 포함한 디지털 오디오 복호화기 및 디지털 오디오 재생기에 관한 발명이다.
본 발명은 입력 데이터 스트림의 프레임 동기를 검색하여 동기화된 제 1 데이터 스트림을 출력하는 동기화기, 상기 제 1 데이터 스트림에서 구문 검사를 수행한 후 제 2 데이터 스트림을 출력하는 구문 확인기, 상기 제 2 데이터 스트림에서 CRC 복호화를 수행한 후 제 3 데이터 스트림을 출력하는 CRC 복호화기, 상기 제 3 데이터 스트림에서 테이블 검색을 수행한 후 출력 데이터 스트림을 출력하는 테이블 확인기, 및 상기 구문 확인기, 상기 CRC 복호화기 및 상기 테이블 확인기에서 발생하는 에러의 발생 횟수 및 종류를 출력하는 에러 핸들러를 포함하는 디지털 오디오 복호화기를 제공한다. 또한 에러 핸들러를 포함하는 디지털 오디오 재생기를 제공한다.
본 발명은 에러를 검출하면 에러의 종류를 사용자에게 알릴 수 있고, 에러의 종류에 따라서 적절하게 대응할 수 있으므로 시스템의 안정성에 기여하게 된다는 장점이 있다.

24. 发明公开

KR1020040056553A ＩＰ의 ＶＣＩ 정합 검사기 및 그 방법 失效
标题翻译：用于验证IP的VCI匹配的装置和方法
公开(公告)号：KR1020040056553A
公开(公告)日：2004-07-01
申请号：KR1020020083054
申请日：2002-12-24
申请人： 한국전자통신연구원
发明人： 장준영 , 조한진
IPC分类号： H04L12/26
摘要： PURPOSE: An apparatus and a method for verifying the VCI(Virtual Component Interface) matching of an IP(Intellectual Property) is provided to transmit a transaction command to a VC(Virtual Component) and to compare a received signal with an expected signal through a VCI interface signal table in order to check whether the VC is matched to a VCI. CONSTITUTION: An apparatus for verifying the VCI matching of an IP comprises a signal converter(12), a master VC(10), a slave VC(11), a signal extractor(14), and a signal comparator(13). The signal converter(12) receives a transaction command and creates a request signal table and an expected VCI signal table. The master VC(10) drives the request signal table, inputted from the signal converter(12), to the slave VC(11). The slave VC(11) interfaces a signal inputted from the master VC(10) to an on chip bus or sends a reaction signal inputted from the on chip bus to the master VC(10). The signal extractor(14) extracts a signal inputted from the master VC(10) and creates a reaction signal table. The signal comparator(13) compares whether an expected VCI signal table inputted from the signal converter(12) is identical to a reaction signal table inputted from the signal extractor(14).
摘要翻译：目的：提供用于验证IP（知识产权）的VCI（虚拟组件接口）匹配的装置和方法，以将事务命令发送到VC（虚拟组件），并通过以下方式将接收的信号与预期信号进行比较 VCI接口信号表，以检查VC是否与VCI匹配。构成：用于验证IP的VCI匹配的装置包括信号转换器（12），主VC（10），从属VC（11），信号提取器（14）和信号比较器（13）。信号转换器（12）接收事务命令并创建请求信号表和预期的VCI信号表。主VC（10）将从信号转换器（12）输入的请求信号表驱动到从VC（11）。从机VC（11）将从主VC（10）输入的信号接入片上总线，或者将从片上总线输入的反应信号发送到主VC（10）。信号提取器（14）提取从主VC（10）输入的信号并产生一个反应信号表。信号比较器（13）比较从信号转换器（12）输入的预期VCI信号表是否与从信号提取器（14）输入的反应信号表相同。

25. 发明公开

KR1020040055518A ＳＡＤ 추정을 통한 움직임 추정 방법 失效
标题翻译：运动估计方法通过SAD估计
公开(公告)号：KR1020040055518A
公开(公告)日：2004-06-26
申请号：KR1020020082212
申请日：2002-12-21
申请人： 한국전자통신연구원
发明人： 박성모 , 이미영 , 김승철 , 조한진 , 김종대 , 강현수
IPC分类号： H04N19/51
CPC分类号： H04N19/513 , H04N19/139
摘要： PURPOSE: A motion estimation method through an SAD(Sum of Absolute Difference) estimation is provided to decrease the number of search points satisfying the conditions in SEA(Successive Elimination Algorithm), thereby reducing the calculation amount. CONSTITUTION: An SAD estimation value in the present search point is compared with the minimum SAD value among SADs obtained till now(S107). When the SAD estimation value is larger than the minimum SAD value(SADmin), an SAD calculation is omitted or when the SAD estimation value is smaller than the minimum SAD value or the same, a real SAD(SAD(u,v)) is calculated. The SAD(u,v) is compared with the SADmin(S111). When the SAD(u,v) is larger than the SADmin or the same, it is discriminated that the present search point is not an optimum motion vector. When the SAD(u,v) is smaller than the SADmin, the optimum motion vectors(u*,v*) are updated(S113).
摘要翻译：目的：提供通过SAD（绝对差值）估计的运动估计方法，以减少满足SEA（连续消除算法）条件的搜索点的数量，从而减少计算量。构成：将当前搜索点的SAD估计值与现在获得的SAD之间的最小SAD值进行比较（S107）。当SAD估计值大于最小SAD值（SADmin）时，省略SAD计算，或当SAD估计值小于最小SAD值或相同时，实际SAD（SAD（u，v））为计算。将SAD（u，v）与SADmin进行比较（S111）。当SAD（u，v）大于SADmin或相同时，判别当前搜索点不是最佳运动矢量。当SAD（u，v）小于SADmin时，更新最佳运动矢量（u *，v *）（S113）。

26. 发明授权

KR100402786B1 무선 통신 단말기에서의 전송율 정보 매핑 장치 및 그 방법 失效
标题翻译：无线电广播电视节目预告信息电视节目预告
公开(公告)号：KR100402786B1
公开(公告)日：2003-10-22
申请号：KR1020010046061
申请日：2001-07-30
申请人： 한국전자통신연구원
发明人： 임인기 , 박형일 , 김경수 , 조한진
IPC分类号： H04B7/26
CPC分类号： H04L1/0057 , H04L1/0013 , H04L1/0017 , H04L1/0025 , H04L1/0041 , H04L1/0043 , H04L1/0068 , H04L1/0072 , H04L1/08
摘要： In an apparatus for a TFCI mapping in a wireless communication mobile station, and a method thereof, the apparatus includes an encoding unit for encoding a TFCI transmitted from a main control unit as a CPU; a TFCI mapping unit for generating necessary control parameter and a TFCI code by using a signal encoded by the encoding unit and a signal transmitted from the CPU; and a CPU for controlling the encoding unit and the mapping unit.
摘要翻译：在用于无线通信移动台中的TFCI映射的装置及其方法中，该装置包括：编码单元，用于编码从主控制单元作为CPU发送的TFCI; TFCI映射单元，用于通过使用由编码单元编码的信号和从CPU发送的信号来生成必要的控制参数和TFCI码; 以及用于控制编码单元和映射单元的CPU。

27. 发明授权

KR100395160B1 2단계 논리 합성 방법 失效
标题翻译： 2단계논리합성방법
公开(公告)号：KR100395160B1
公开(公告)日：2003-08-19
申请号：KR1020010072483
申请日：2001-11-20
申请人： 한국전자통신연구원
发明人： 장준영 , 조한진 , 배영환
IPC分类号： G06F17/50
摘要： PURPOSE: A 2-level logic synthesis method is provided to generate a 2-level AND/XOR circuit having the smallest area and the shortest retardation time from an expression equation of a given logical circuit. CONSTITUTION: A given logical function is expressed by a map of a true/false table(S81). The largest cube is selected from the cubes still not tried by inputting the map(S82). After calculating the gain of the selected cube, if the gain is more than zero, the cube is accepted(S85). If not, the selected cube is canceled(S84) and a new cube is selected. If the selected cube is accepted, a new logical function is obtained(S86). If the on-set number of the new logical function is zero, the process is terminated, and if not, the processes from S20 to S70 are repeated(S87).
摘要翻译：目的：提供2级逻辑合成方法，根据给定逻辑电路的表达式生成具有最小面积和最短延迟时间的2级AND / XOR电路。构成：给定的逻辑函数由真/假表格的图表表示（S81）。从尚未通过输入映射尝试的立方体中选择最大立方体（S82）。在计算所选立方体的增益之后，如果增益大于零，则立方体被接受（S85）。如果不是，则取消所选立方体（S84）并选择新立方体。如果所选立方体被接受，则获得新的逻辑功能（S86）。如果新逻辑功能的开始号码为零，则处理终止，否则，重复S20至S70的处理（S87）。

28. 发明公开

KR1020030042070A 2단계 논리 합성 방법 失效
标题翻译： 2级逻辑综合方法
公开(公告)号：KR1020030042070A
公开(公告)日：2003-05-28
申请号：KR1020010072483
申请日：2001-11-20
申请人： 한국전자통신연구원
发明人： 장준영 , 조한진 , 배영환
IPC分类号： G06F17/50
摘要： PURPOSE: A 2-level logic synthesis method is provided to generate a 2-level AND/XOR circuit having the smallest area and the shortest retardation time from an expression equation of a given logical circuit. CONSTITUTION: A given logical function is expressed by a map of a true/false table(S81). The largest cube is selected from the cubes still not tried by inputting the map(S82). After calculating the gain of the selected cube, if the gain is more than zero, the cube is accepted(S85). If not, the selected cube is canceled(S84) and a new cube is selected. If the selected cube is accepted, a new logical function is obtained(S86). If the on-set number of the new logical function is zero, the process is terminated, and if not, the processes from S20 to S70 are repeated(S87).
摘要翻译：目的：提供2级逻辑合成方法，以从给定逻辑电路的表达式生成具有最小面积和最短延迟时间的2电平AND / XOR电路。构成：给定的逻辑函数由真/假表的映射表示（S81）。从立方体中选择最大的立方体仍然没有通过输入地图尝试（S82）。在计算所选立方体的增益后，如果增益大于零，则立方体被接受（S85）。如果没有，则取消选定的多维数据集（S84），并选择新的多维数据集。如果所选立方体被接受，则获得新的逻辑函数（S86）。如果新的逻辑功能的设定数为零，则处理结束，否则，重复从S20到S70的处理（S87）。

29. 发明公开

KR1020030041036A 상태 메트릭을 갖는 터보 복호기 및 그를 이용한 계산 방법 失效
标题翻译：具有状态矩阵的涡轮解码器和使用该方法的计算方法
公开(公告)号：KR1020030041036A
公开(公告)日：2003-05-23
申请号：KR1020010071757
申请日：2001-11-19
申请人： 한국전자통신연구원
发明人： 전인산 , 김혁 , 양우석 , 김경수 , 김환우 , 조한진
IPC分类号： H03M13/37
CPC分类号： H03M13/3922 , H03M13/2957 , H03M13/6502 , H03M13/6505
摘要： PURPOSE: A turbo decoder having a state matrix and calculation method using the same are provided to reduce a hardware size by reducing a calculation amount through simplifying of a turbo decoding algorithm. CONSTITUTION: A branch matrix calculation means(43) receives a symbol input via an input buffer and calculates a branch matrix. A state matrix calculation means(44) calculates and stores a reverse state matrix using the branch matrix calculated via the branch matrix calculation means and calculates a forward matrix using the branch matrix. A log likelihood ratio calculation means(46) calculates a log likelihood ratio using the forward state matrix input via the state matrix calculation means and the reverse state matrix stored in the state matrix calculation means.
摘要翻译：目的：提供具有状态矩阵的turbo解码器和使用其的计算方法，以通过简化turbo解码算法来减少计算量来减小硬件尺寸。构成：分支矩阵计算装置（43）经由输入缓冲器接收符号输入并计算分支矩阵。状态矩阵计算装置（44）使用通过分支矩阵计算装置计算的分支矩阵来计算并存储反向矩阵，并使用分支矩阵计算正向矩阵。对数似然比计算装置（46）使用经由状态矩阵计算装置输入的正向状态矩阵和存储在状态矩阵计算装置中的反向状态矩阵来计算对数似然比。

30. 发明授权

KR100378592B1 디지털 이동 통신용 108 탭 1대4 인터폴레이션유한임펄스응답 필터장치 失效
标题翻译： 디지털이동통신용108탭1대4인터폴레이션유한임펄스응답필터장치
公开(公告)号：KR100378592B1
公开(公告)日：2003-03-31
申请号：KR1020000044405
申请日：2000-07-31
申请人： 한국전자통신연구원
发明人： 임인기 , 이석호 , 김경수 , 조한진
IPC分类号： H04L27/30
CPC分类号： H03H17/0621 , H03H17/0607
摘要： A 108-tap 1:4 interpolation FIR filter device for digital mobile telecommunication having a single bit input that employs a look-up table minimum scheme and a pipeline structure in which the size of the entire look-up tables is significantly reduced by dividing four coefficient groups into three parts, respectively, and effectively using the symmetry of the 108-tap filter coefficient and the symmetry within the look-up table. The FIR filter includes an input shift register and selector for processing a single bit input of four channels, an address generator for producing addresses of the look-up table, look-up table group 0~3 for producing filter outputs group by group via the look-up table and the calculator using the address as an input, a pipeline register I for delaying the filter outputs for coefficient group which are outputted in parallel, a group selector for converting the delayed outputs in serial channel by channel, and a pipeline register II for matching the time of filter output channel by channel.
摘要翻译：用于数字移动通信的具有单比特输入的108抽头1：4内插FIR滤波器装置采用查表最小方案和流水线结构，其中整个查询表的大小通过将四分之一系数分为三部分，并有效地利用108抽头滤波器系数的对称性和查找表内的对称性。 FIR滤波器包括用于处理四个通道的单个位输入的输入移位寄存器和选择器，用于产生查找表的地址的地址生成器，用于通过组合生成滤波器输出的查找表组0〜3 查找表和计算器，它使用地址作为输入;流水线寄存器I，用于延迟并行输出的系数组的滤波器输出;组选择器，用于通过通道在串行通道中转换延迟的输出;以及流水线寄存器 II用于按通道匹配滤波器输出通道的时间。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式