专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明授权

KR100085512B1 센스증폭기의 전류감소회로 失效
标题翻译：感应放大器电流减小电路
公开(公告)号：KR100085512B1
公开(公告)日：1995-06-08
申请号：KR1019910024920
申请日：1991-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： G11C11/407

22. 发明授权

KR100078965B1 출력버퍼회로 失效
公开(公告)号：KR100078965B1
公开(公告)日：1994-11-07
申请号：KR1019910023485
申请日：1991-12-19
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： G11C7/00

23. 发明授权

KR100069657B1 SRAM(Static RAM)의 비트선 충전회로 失效
公开(公告)号：KR100069657B1
公开(公告)日：1994-01-10
申请号：KR1019900013256
申请日：1990-08-28
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： G11C11/413

24. 发明公开

KR1019930014599A 반도체 메모리의 전류 감소 회로 无效
标题翻译：半导体存储器的电流降低电路
公开(公告)号：KR1019930014599A
公开(公告)日：1993-07-23
申请号：KR1019910025749
申请日：1991-12-31
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： G11C11/407
摘要： 본 발명은 반도체 메모리의 전류감소회로에 관한 것으로, 입력단(1)과, 어드레스 버퍼(2)와, EQP신호발생회로(10)와, 프리 디코더회로(9)와, X-디코더(11)를 구비하여, 입력으로 들어오는 신호를 수신하여, 일정기간지연시킨후, EQP신호를 발생시켜서, 워드라인이 선택되고, 판독동작이 완료된후, 상기 EQP신호로 다시 워드라인을 오프시킴으로 판독동작완료후 셀에 흐르는 전류를 방지하여 전류소비를 감소시키는 반도체 메모리의 전류감소회로에 관한 것이다.

25. 发明授权

KR1019930003552B1 SRAM(Static RAM)의 비트선 풀업(Bit line pull up) 회로 失效
标题翻译： SRAM中的位线上拉电路
公开(公告)号：KR1019930003552B1
公开(公告)日：1993-05-06
申请号：KR1019900007167
申请日：1990-05-18
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： G11C11/413
摘要： The bit line pull-up circuit comprises the first and second current control means (14,15) connected with the power supply for providing the stable power to the bit line and the bit-bar line by precharing the power supply in response to the control signal (OP), an equalizing means (13) controlled by the equalizing signals (EQ,EQB) for equalizing the bit line and the bit-bar line, and a static memory unit (12) for storing data. The circuit reduces the access time and the power dissipation.
摘要翻译：位线上拉电路包括与电源连接的第一和第二电流控制装置（14,15），用于通过响应于控制来预电源供电来向位线和位线提供稳定的电力信号（OP），用于均衡位线和位线的均衡信号（EQ，EQB）控制的均衡装置（13）和用于存储数据的静态存储单元（12）。该电路减少了访问时间和功耗。

26. 发明授权

KR100054483B1 반도체 입력패드 정전기 보호장치 失效
公开(公告)号：KR100054483B1
公开(公告)日：1992-09-07
申请号：KR1019890013707
申请日：1989-09-23
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： H01L27/04

27. 发明公开

KR1019920005159A SRAM(Static RAM)의 비트선 충전회로 失效
标题翻译： SRAM（静态RAM）的位线充电电路
公开(公告)号：KR1019920005159A
公开(公告)日：1992-03-28
申请号：KR1019900013256
申请日：1990-08-28
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： G11C11/413
摘要： 내용 없음.

28. 发明公开

KR1020160065464A 컬러 필터 어레이, 이를 포함하는 이미지 센서 및 이를 이용한 적외선 정보 획득 방법 审中-实审
标题翻译：彩色滤色片阵列，具有相同色彩的图像传感器和使用其的红外数据采集方法
公开(公告)号：KR1020160065464A
公开(公告)日：2016-06-09
申请号：KR1020140169444
申请日：2014-12-01
申请人： 에스케이하이닉스 주식회사
发明人： 차수람 , 이종석
IPC分类号： H04N5/33 , H04N5/3745 , H04N5/30 , H04N5/357
CPC分类号： G02B5/201 , H04N5/2253 , H04N5/2254 , H04N9/04 , H04N9/045 , H04N5/33 , H04N5/30 , H04N5/357 , H04N5/3745 , H04N5/37452
摘要： 컬러필터어레이를제공한다. 본발명의실시예에따른컬러필터어레이는가시광영역및 적외선영역의파장들을함께통과시키는복수의제1픽셀; 가시광영역의파장들을통과시키고, 상기복수의제1픽셀을둘러싸는형태로배치된복수의제2픽셀; 가시광영역에서제1영역의파장들을통과시키는복수의제3픽셀; 및가시광영역에서제2영역의파장들을통과시키는복수의제4픽셀을포함할수 있다.
摘要翻译：提供了一种用于获取质量好的颜色信息的滤色器阵列。根据本发明的实施例的滤色器阵列可以包括一起发射可见光范围和红外线范围的波长的第一像素; 第二像素，其传送可见光范围的波长并围绕第一像素; 第三像素，其在可见光范围内传输第一范围的波长; 以及在可见光区域中传播第二范围的波长的第四像素。

29. 发明授权

KR100293637B1 드레인 전압 펌핑 회로 失效
公开(公告)号：KR100293637B1
公开(公告)日：2001-07-12
申请号：KR1019980045198
申请日：1998-10-27
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： G11C16/06
摘要： 1.청구범위에 기재된 발명이 속한 기술분야
본 발명은 프로그램 동작시 드레인에 가해지는 전압을 펌핑하기 위한 드레인 전압 펌핑 회로에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제
프로그램 동작시 소비 전류를 감소시키고자 함.
3.발명의 해결방법의 요지
본 발명은 플래쉬 메모리 셀에서 프로그램 동작시 프로그램 하고자 하는 비트(Bit) 수를 검출하여 프로그램 하고자 하는 셀의 개수에 따라 드레인 펌핑 전압을 조절할 수 있도록 함.
4.발명의 중요한 용도
반도체 메모리 소자의 프로그램 회로.

30. 发明公开

KR1020000027295A 드레인 전압 펌핑 회로 失效
标题翻译：泵送电压电路
公开(公告)号：KR1020000027295A
公开(公告)日：2000-05-15
申请号：KR1019980045198
申请日：1998-10-27
申请人： 에스케이하이닉스 주식회사
发明人： 이종석
IPC分类号： G11C16/06
CPC分类号： H02M3/073 , G11C5/145 , G11C16/30
摘要： PURPOSE: A circuit for pumping drain voltage is provided to decrease a current consumption when operating a program by detecting the number of bit when performing a program in a flash memory cell and adjusting a drain pumping voltage according to the number of a cell. CONSTITUTION: A drain voltage pumping unit(12) for programming memory cells of a memory cell array(11) has a ring oscillator(13) and a pumping unit(14). A detecting unit(15) detects the number of bit which is programmed and outputs a program control signal. A first control signal(S1) is generated when the number of bit is 16 bits. A second control signal(S2) is generated when the number of bit is 12 bits. A third control signal(S3) is generated when the number of bit is 8 bits. A fourth control signal(S4) is generated when the number of bit is 4 bits.
摘要翻译：目的：提供用于泵浦漏极电压的电路，以在通过在闪速存储器单元中执行程序时检测位数并且根据单元的数量调节漏极泵浦电压来操作程序时降低电流消耗。构成：用于对存储单元阵列（11）的存储单元进行编程的漏极电压抽运单元（12）具有环形振荡器（13）和泵送单元（14）。检测单元（15）检测被编程的位数，并输出程序控制信号。当比特数为16比特时，产生第一控制信号（S1）。当比特数为12比特时，产生第二控制信号（S2）。当比特数为8比特时，产生第三控制信号（S3）。当比特数为4比特时，产生第四控制信号（S4）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式