专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明公开

KR1020120035683A 접착 막 및 서포터를 갖는 반도체 소자 审中-实审
标题翻译：具有玻璃层和支撑体的半导体器件
公开(公告)号：KR1020120035683A
公开(公告)日：2012-04-16
申请号：KR1020100097361
申请日：2010-10-06
申请人： 삼성전자주식회사
发明人： 김완돈 , 김범석 , 탁용석 , 조규호 , 이승환 , 권오성 , 최근규
IPC分类号： H01L49/02 , H01L27/108 , H01L23/00
CPC分类号： H01L28/60 , H01L24/32 , H01L28/90 , H01L2224/32225 , H01L2224/32245 , H01L2224/8385 , H01L27/10808 , H01L2924/19041
摘要： PURPOSE: A semiconductor device is provided to prevent the collapse of lower electrodes by providing a supporting structure between the lower electrodes. CONSTITUTION: A supporting structure includes a supporter(33S) and a glue layer(41) between metal patterns. The metal pattern has a vertical length longer than a horizontal length on a substrate. The supporter has band gap energy of 4.5eV or greater. The glue layer is touched with the metal patterns. The supporter and the glue layer are made of different film materials.
摘要翻译：目的：提供半导体器件以通过在下电极之间提供支撑结构来防止下电极的塌陷。构成：支撑结构包括金属图案之间的支撑件（33S）和胶层（41）。金属图案具有比基板上的水平长度更长的垂直长度。支架具有4.5eV或更大的带隙能量。胶层与金属图案接触。支撑体和胶层由不同的膜材料制成。

22. 发明公开

KR1019990060021A 기판검사장치 失效
公开(公告)号：KR1019990060021A
公开(公告)日：1999-07-26
申请号：KR1019970080239
申请日：1997-12-31
申请人： 삼성전자주식회사
发明人： 권오성
IPC分类号： H05K13/08
摘要： 기판 검사 장치로서, 프로브 베이스 위에 상하로 홈을 형성하고 그 내부에 베어링을 삽입한다. 프로브 블록이 설치되어 있는 베이스 바의 양끝에는 돌출부가 형성되어 있고, 돌출부는 홈 속에 삽입되어 베어링 위를 미끄러져 홈을 따라 이동한다. 검사되는 기판의 크기나 검사의 종류에 따라 베이스 바를 이동하면, 좌우의 프로브 블록간의 간격을 조절할 수 있고 전체적인 검사 장치의 크기가 줄어든다.

23. 发明授权

KR102262887B1 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR102262887B1
公开(公告)日：2021-06-08
申请号：KR1020140091910
申请日：2014-07-21
申请人： 삼성전자주식회사
发明人： 박문규 , 권오성 , 한성기 , 현상진
IPC分类号： H01L21/336 , H01L29/78 , H01L29/94

24. 发明授权

KR101908358B1 금속 플러그를 갖는 반도체 소자 및 그 형성 방법 有权
公开(公告)号：KR101908358B1
公开(公告)日：2018-12-11
申请号：KR1020110049090
申请日：2011-05-24
申请人： 삼성전자주식회사
发明人： 김완돈 , 이승환 , 김범석 , 조규호 , 권오성 , 최근규 , 임지은 , 탁용석
IPC分类号： H01L21/28 , H01L27/108 , H01L21/8242
摘要： 제1 소스/드레인 영역, 제2 소스/드레인 영역, 및 제3 소스/드레인 영역을 갖는 기판이 제공된다. 상기 제1 소스/드레인 영역과 접촉하고, 제1 폭 및 제1 높이를 갖고, 제1 물질을 갖는 제1 전도 플러그가 배치된다. 상기 제1 전도 플러그 및 상기 기판을 덮는 층간 절연 막이 배치된다. 상기 층간 절연 막을 수직으로 관통하여 상기 제2 소스/드레인 영역과 접촉하며, 제2 폭 및 제2 높이를 갖고, 제2 물질을 포함하는 제2 전도 플러그가 배치된다. 상기 층간 절연 막을 수직으로 관통하여 상기 제3 소스/드레인 영역과 접촉하고, 제3 폭 및 제3 높이를 갖고, 제3 물질을 포함하는 제3 전도 플러그가 배치된다. 상기 제2 물질은 귀금속, 귀금속 산화물, 및 페로브스카이트(perovskite) 계열의 도전성 산화물 중 하나를 갖는다.

25. 发明公开

KR1020160011019A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160011019A
公开(公告)日：2016-01-29
申请号：KR1020140091910
申请日：2014-07-21
申请人： 삼성전자주식회사
发明人： 박문규 , 권오성 , 한성기 , 현상진
IPC分类号： H01L21/336 , H01L29/78 , H01L29/94
CPC分类号： H01L21/28088 , H01L21/3105 , H01L21/823842 , H01L27/092 , H01L29/517 , H01L29/66545
摘要： 반도체장치제조방법이제공된다. 반도체장치제조방법은, 기판상에트렌치를포함하는제1 층간절연막을형성하고, 상기트렌치의내측벽과하면을따라컨포말하게고유전율(high-k)막을형성하고, 상기고유전율막상에상기고유전율막을따라제1 일함수조절막을컨포말하게형성하되, 상기제1 일함수조절막은불순물을포함하고, 상기제1 일함수조절막내의불순물을제거하여상기제1 일함수조절막의면저항을 30% 내지 60% 감소시키고, 상기트렌치를채우는게이트메탈을게이트메탈을형성하는것을포함한다.
摘要翻译：提供一种制造半导体器件的方法。制造半导体器件的方法包括：在衬底上形成包括沟槽的第一层间绝缘层; 沿沟槽的内侧壁和下表面保形地形成高介电常数层（高k层）; 并且沿高介电常数层上的高介电常数层保形地形成第一功函数控制层。第一功函数控制层包括杂质; 通过去除第一功函数控制层内的杂质，使第一功函数控制层的表面电阻降低多达30〜60％以及形成用于填充沟槽的栅极金属。

26. 发明公开

KR1020120051820A 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 无效
标题翻译：电容器，其形成方法，包括其的半导体器件及其制造方法
公开(公告)号：KR1020120051820A
公开(公告)日：2012-05-23
申请号：KR1020100113110
申请日：2010-11-15
申请人： 삼성전자주식회사
发明人： 권오성 , 조규호 , 김완돈 , 김범석 , 탁용석
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L28/40 , H01L27/10852 , H01L27/10876 , H01L28/65
摘要： PURPOSE: A capacitor, a formation method thereof, a semiconductor device including the same, and a manufacturing method thereof are provided to improve capacitance using a dielectric film which has high dielectric constant. CONSTITUTION: A bottom electrode(16) comprised of a metal oxide is formed on a semiconductor substrate(10). The metal oxide of the bottom electrode includes a ruthenium oxide. A titanium oxide dielectric film(18) is formed on the surface of the bottom electrode. A leakage current suppressing impurity is doped on the titanium oxide dielectric film. An upper electrode(20) is formed on the dielectric film.
摘要翻译：目的：提供电容器及其形成方法，包括该电容器的半导体器件及其制造方法，以使用具有高介电常数的电介质膜来改善电容。构成：在半导体衬底（10）上形成由金属氧化物构成的底部电极（16）。底部电极的金属氧化物包括氧化钌。在底电极的表面上形成氧化钛介电膜（18）。在氧化钛电介质膜上掺杂抑制泄漏电流的杂质。在电介质膜上形成上电极（20）。

27. 发明公开

KR1020100089522A 커패시터 및 그 제조 방법. 无效
标题翻译：电容器及其制造方法
公开(公告)号：KR1020100089522A
公开(公告)日：2010-08-12
申请号：KR1020090008812
申请日：2009-02-04
申请人： 삼성전자주식회사
发明人： 김완돈 , 조규호 , 김진용 , 최재형 , 임재순 , 권오성 , 김범석 , 탁용석
IPC分类号： H01G9/04 , H01G9/02 , H01G9/00
CPC分类号： H01G4/33 , H01G4/008 , H01G4/12 , H01G4/224 , H01L27/10852 , H01L28/91
摘要： PURPOSE: A capacitor and a manufacturing method thereof are provided to prevent the increase of leak current due to the grain growth of a top electrode by forming a capping layer which restrains the grain growth of the upper electrode. CONSTITUTION: A bottom electrode(112) is formed on a substrate(100). A dielectric layer(114) is formed on the surface of the lower electrode by laminating the metal oxide. An upper electrode(116) is formed on the surface of the insulation layer by depositing the material including the metal. A capping layer(118) is formed by depositing the metal oxide to cover the upper side whole of the upper electrode.
摘要翻译：目的：提供一种电容器及其制造方法，通过形成限制上部电极的晶粒生长的覆盖层，防止由于顶部电极的晶粒生长引起的漏电流的增加。构成：在基板（100）上形成底部电极（112）。通过层叠金属氧化物，在下电极的表面上形成电介质层（114）。通过沉积包括金属的材料，在绝缘层的表面上形成上电极（116）。通过沉积金属氧化物以覆盖上电极的上侧整体来形成覆盖层（118）。

28. 实用新型

KR200293353Y1 액정 표시 장치용 시험 장비 失效
公开(公告)号：KR200293353Y1
公开(公告)日：2003-01-14
申请号：KR2019970031853
申请日：1997-11-12
申请人： 삼성전자주식회사
发明人： 권오성
IPC分类号： G01R31/00
摘要： 액정 패널의 신호 라인에 대한 단선 및 단락 시험 장비의 테스트부에 인터페이스 보드가 연결되어 있고, 인터페이스 보드에 암커넥터가 연결되어 있다. 암커넥터와 맞물리도록 수커넥터가 인쇄 회로 기판의 일단에 연결되어 있다. 인쇄 회로 기판의 타단에 가요성 인쇄 회로 기판의 일단이 연결되어 있고, 가요성 인쇄 회로 기판의 타단이 검침부의 프루브 카드에 연결되어 있다.

29. 实用新型

KR2019990014617U 마이크로메타형 메니퓰레이터 无效
标题翻译：微型金属机械手
公开(公告)号：KR2019990014617U
公开(公告)日：1999-05-06
申请号：KR2019970027803
申请日：1997-10-07
申请人： 삼성전자주식회사
发明人： 권오성
IPC分类号： G01R1/067
摘要： 이 고안은 마이크로메타형 메니퓰레이터에 관한 것으로서,
프로브 카드의 콘택 얼라인을 위해 상기 프로브 카드의 X, Y축 이동을 조정하기 위한 X, Y축 마이크로메타에 X축과 Y축의 이동이 완료된 후 이를 고정하기 위한 고정 수단이 부가되어 있다.

30. 发明授权

KR102211254B1 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR102211254B1
公开(公告)日：2021-02-04
申请号：KR1020150016621
申请日：2015-02-03
申请人： 삼성전자주식회사
发明人： 김완돈 , 권오성 , 나훈주 , 손혁준 , 송재열 , 한성기 , 현상진
IPC分类号： H01L29/78
摘要： 반도체장치및 그제조방법이제공된다. 상기반도체장치는제1 핀과, 상기제1 핀상에형성된제1 트렌치와, 상기제1 트렌치의내벽을따라서형성된제1 유전막과, 상기제1 트렌치내에상기제1 유전막상에형성된제1 도전형의제1 일함수금속막을포함하는제1 핀형트랜지스터; 제2 핀과, 상기제2 핀상에형성된제2 트렌치와, 상기제2 트렌치의내벽을따라서형성된제2 유전막과, 상기제2 트렌치내에상기제2 유전막상에형성된제1 도전형의제2 일함수금속막을포함하는제2 핀형트랜지스터; 및제3 핀과, 상기제3 핀상에형성된제3 트렌치와, 상기제3 트렌치의내벽을따라서형성된제3 유전막과, 상기제3 트렌치내에상기제3 유전막상에형성된제1 도전형의제3 일함수금속막을포함하는제3 핀형트랜지스터를포함하고, 상기제1 유전막은일함수조절물질을포함하고, 상기제2 유전막은상기일함수조절물질을비포함하고, 상기제1 일함수금속막의제1 두께와, 상기제3 일함수금속막의제3 두께는서로다르다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式